55總線時序-文庫吧
2025-09-08 16:32 本頁面
【正文】 時 ， 快速部件 （ CPU） 插入等待狀態(tài)等待慢速部件 （ I/O和存儲器 ） ? CPU與外設(shè)接口常采用 異步時序 ， 它們通過應(yīng)答聯(lián)絡(luò)信號實現(xiàn)同步操作 5 最小組態(tài)的總線時序 ? 本節(jié)展開微處理器最基本的 4 種總線周期 ? 存儲器讀總線周期 ? 存儲器寫總線周期 ? I/O讀總線周期 ? I/O寫總線周期 6 存儲器寫總線周期 P194 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 AD15～ AD0 A7～ A0 輸出數(shù)據(jù) A19～ A16 S6～ S3 READY （高電平） M /IO WR 7 存儲器寫總線周期 ? T1狀態(tài) —— 輸出 20位存儲器地址 A19～ A0 ， IO/M輸出低電平，表示存儲器操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 ? T2狀態(tài) —— 輸出控制信號 WR和數(shù)據(jù) D7～ D0 ? T3和 Tw狀態(tài) —— 檢測數(shù)據(jù)傳送是否能夠完成 ? T4狀態(tài) —— 完成數(shù)據(jù)傳送 8 8088 I/O寫總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸出數(shù)據(jù) 0000 S6～ S3 READY （高電平） IO/M WR 9 808
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1