【正文】 輸出 輸入 串入－并出 FF FF FF FF 一 個(gè)輸 入 端， 一 個(gè)輸 出 端 輸出 一 個(gè)輸 入 端， 多 個(gè)輸 出 端 并入－串出 FF FF FF FF 輸 入 輸出 并入－并出 FF FF FF FF 輸 入 輸 出 多 個(gè)輸 入 端， 一 個(gè)輸 出 端 多 個(gè)輸 入 端， 多 個(gè)輸 出 端 Q Q D Q Q D Q Q D Q Q D RD CLR 移位脈沖 CP DI 串行輸出 3 2 1 0 清零脈沖 1. 四位 串入 串出 的左移寄存器 D0 ＝ DI D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2 串行輸入 清零脈沖并 行 輸 出 DO Q3Q2Q1Q0 D3D2D1D0 Q Q D Q Q D Q Q D Q Q D 移位脈沖 CP 串行輸出 3 2 1 0 D3 ＝ Q2 D2 ＝ Q1 D1 ＝ Q0 D0 ＝ DI 設(shè)初態(tài) Q3Q2Q1Q0 ＝ 0000 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 DI（ 1101） 工作原理： 經(jīng)過(guò) 4個(gè)移位脈沖后，串行輸入的數(shù)據(jù)，并行輸出。 Q3Q2Q1Q0 D3D2D1D0 Q Q D Q Q D Q Q D Q Q D 移位脈沖 CP 串行輸出 3 2 1 0 D3 ＝ Q2 D2 ＝ Q1 D1 ＝ Q0 D0 ＝ DI 設(shè)初態(tài) Q3Q2Q1Q0 ＝ 0000 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 DI（ 1101） 經(jīng)過(guò) 8個(gè)移位脈沖后，串行輸入的數(shù)據(jù)從 Q3端串行輸出。 CP Q D Q Q3 D Q D Q D 移位脈沖 串行輸出 Q1 Q2 Q0 2. 四位串入 串出的 右移 寄存器： D1 ＝ Q2 D2 ＝ Q3 D3 ＝ DI D0 ＝ Q1 DI 串行輸入 四位 串入 串出 的左移寄存器 串行輸出 Q Q D Q Q D Q Q D Q Q D RD CLR 移位脈沖 CP DI 3 2 1 0 清零脈沖 D0 ＝ DI D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2 移位脈沖串行輸入 清零脈沖并 行 輸 出 在同一電路中，如何實(shí)現(xiàn)既能左移，又能右移 ? 提示：左移、右移有乘法和除法的功能！ 3. 雙向移位寄存器的構(gòu)成 ： 設(shè)置控制端 S， S＝ 0 時(shí)，左移 ； S＝ 1 時(shí)，右移 。 左移 寄存器： D0 ＝ DIL D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2 右移 寄存器： D1 ＝ Q2 D2 ＝ Q3 D3 ＝ DIR D0 ＝ Q1 D0 = S DIL ＋ SQ1 D2 = SQ1 ＋ SQ3 D3 = SQ2 ＋ S DIR D1 = SQ0 ＋ SQ2 具體電路 ： D0 = S DIL ＋ SQ1 D2 = SQ1 ＋ SQ3 D3 = SQ2 ＋ S DIR D1 = SQ0 ＋ SQ2 Q Q D Q Q D Q Q D Q Q D CP 3 2 1 0 ? 1 amp。 amp。 ? 1 amp。 amp。 ? 1 amp。 amp。 ? 1 amp。 amp。 S DIR DIL 集成寄存器 74LS194A 74LS194A是多功能移位寄存器 右移串行輸入 左移串行輸入 并行置數(shù)輸入端 VCC Q0 Q1 Q2 Q3 S1 S0 CP 16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 QA QB QC QD CP S1 S0 CLR L D C B A R D0 D1 D2 D3 DIR DIL RD GND 74LS194 控制端 圖 雙向移位寄存器 74LS194A 0110120220101 SSQSSQSSDSSQR ????74LS194的工作原理 清零 , Q3 Q2 Q1Q0=0000。 CP0 = CP1= CP2= CP3= CP以 FF1為例說(shuō)明 （ CP= 時(shí)） 111*1 QRSQ ??11 RS ?1*1 RQ ??（ 1） RD=0時(shí)： （ 2） RD=1時(shí)： 由邏輯圖可知： 0110120220101 SSQSSQSSDSSQR ????0110120220101*1 SSQSSQSSDSSQRQ ??????1） S1=S0=0時(shí)： 保持 ； 3） S1=1 ， S0=0時(shí)： 2*1 ?左移 ； 1*1 ?2） S1=0 ， S0=1時(shí)： 0*1 ?右移 ； 4） S1=S0=1時(shí)： 1*1 DQ ?并行置數(shù)。 0 1 1 1 1 0 0 0 1 1 0 1 1 異步清零 保 持 右移 (從 Q0向右移動(dòng) ) 左移 (從 Q3向左移動(dòng) ) 并行置數(shù) X X X RD CP S1 S0 功 能 74LS194A 雙向移位寄存器 D1 D2 D3 D0 Q1 Q2 Q3 Q0 Rd CP S1 S0 DIR DIL 用 2片 74LS194A設(shè)計(jì) 8位雙向移位寄存器 74LS194A 雙向移位寄存器 D1 D2 D3 D0 Q1 Q2 Q3 Q0 Rd CP S1 S0 DIR DIL Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 D0 D1 D2 D3 D4 D5 D6 D7 DIR DIL Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 D4 D5 D6 D7 D0 D1 D2 D3 DIR DIL 其余的線(xiàn)，同學(xué)們自己完成！ 74LS194A 雙向移位寄存器 D1 D2 D3 D0 Q1 Q2 Q3 Q0 Rd CP S1 S0 DIR DIL 集成寄存器 74LS194的應(yīng)用舉例 D6 D5 D4 D3 D2 D1 D0 并行輸入 串行輸出 數(shù)據(jù)傳送方式 變換電路 (1) 因?yàn)橛?7位并行輸入，故需使用兩片 74LS194； (2) 用最高位 QD2作為它的串行輸出端。 數(shù)據(jù)傳送方式變換電路 具體電路 amp。 G1 S0 S1 CP1 QA1 QB1 QC1 QD1 S0 S1 CP2 QA2 QB2 QC2 QD2 A1 B1 C1 D1 A2 B2 C2 D2 D0 D1 D2 D3 D4 D5 D6 +5V +5V CP 啟動(dòng)脈沖 移位脈沖 amp。 G2 串行輸出 并行輸入 74LS194 (1) 74LS194 (2) DIR DIR S1 S0=01右移， S1 S0=11并行輸入 例 試分析圖 電路的邏輯功能，并指出在圖 時(shí)鐘信號(hào)及 S S0作用下 t4時(shí)刻以后，輸出 Y與輸入 M、 N在數(shù)值上的關(guān)系。 1）主體電路：兩片 74283構(gòu)成的 8位并行加法器 ； Y=y7 y6 y5 y4 y3y2 y1 y0 =A+B =A7 A6 A5 A4A3 A2 A1 A0+ B7B6B5B4B3B2B1B0 2）兩片 74LS194構(gòu)成的 8位移位寄存器，產(chǎn)生加數(shù)A=A7 A6 A5 A4A3 A2 A1 A0 ； 3）兩片 74LS194構(gòu)成的 8位移位寄存器，產(chǎn)生加數(shù)B=B7B6B5B4B3B2B1B0。 t1時(shí)刻 : S1=S0=1,74LS194處于并行輸入狀態(tài)，M和 N分別存入兩個(gè) 8位移位寄存器 ； t2時(shí)刻 : M和 N同時(shí)右移一位，相當(dāng)于兩數(shù)各乘 2； 到 t4時(shí)刻 : M又右移了兩位，相當(dāng)于 M又乘 4； Y=M 8+N 2 6. 計(jì)數(shù)器 1. 計(jì)數(shù)器的 功能 2. 計(jì)數(shù)器的 分類(lèi) 異步計(jì)數(shù)器和同步計(jì)數(shù)器 加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器 二進(jìn)制計(jì)數(shù)器、二－十進(jìn)制計(jì)數(shù)器、格雷碼計(jì)數(shù)器等。 記憶時(shí)鐘脈沖的個(gè)數(shù)；用于 定時(shí) 、 分頻 、產(chǎn)生節(jié)拍脈沖 及進(jìn)行數(shù)字運(yùn)算等等。 按工作方式分： 按數(shù)字增減分： 按計(jì)數(shù)器中數(shù)字的編碼方式： 按 計(jì)數(shù)容量 (或稱(chēng)模數(shù) )分： 十進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器 一、同步計(jì)數(shù)器 ? 同步二進(jìn)制計(jì)數(shù)器 – 同步二進(jìn)制加法計(jì)數(shù)器 – 同步二進(jìn)制減法計(jì)數(shù)器 – 同步二進(jìn)制加 /減可逆計(jì)數(shù)器 ? 同步十進(jìn)制計(jì)數(shù)器 – 同步十進(jìn)制加法計(jì)數(shù)器 – 同步十進(jìn)制減法計(jì)數(shù)器 – 同步十進(jìn)制加 /減可逆計(jì)數(shù)器 ? 同步 N進(jìn)制計(jì)數(shù)器 同步二進(jìn)制加法計(jì)數(shù)器 圖 6. 用 T 觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器 2103102010QTTQT1T????32103210*3210210*21010*10*0Q???????3210 C ?CP Q3 Q2 Q1 Q0 C 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 CP Q3 Q2 Q1 Q0 C 11 12 13 14 15 16 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 表 圖 圖 6. 圖 時(shí)序圖 圖 6. 圖 狀態(tài)轉(zhuǎn)換圖 分頻器 74161 圖 6. 4位 同步二進(jìn)制計(jì)數(shù)器 74161的邏輯圖 同步 置數(shù)， 異步 清零。 D D D D0: 預(yù)置數(shù)據(jù)輸入端； EP、 ET: 計(jì)數(shù)使能端； CP: 脈沖輸入端； C: 進(jìn)位輸出端 RD: 異步清零端； LD: 同步預(yù)置數(shù)端； 功能及原理： （ 1）異步清零： （ 2）同步置數(shù)： J0=D0 K0= D0 K3= D3 J3= D3 K2= D2 J2= D2 K1= D1 J1= D1 （ 3）保持： J=K=0, 保持。 3*32*21*10*0 DQ,DQ,DQ,DQ ????RD=0 時(shí)， Q0 = Q1 = Q2 = Q3 =0。 RD=1， LD=0 時(shí) , RD=LD=1， EP ET=0 時(shí) , （ 4）計(jì)數(shù)： J0 = K0=1 J1 = K1= Q0 J2 = K2= Q0 Q1 J3 = K3= Q0 Q1 Q2 此時(shí)，電路為 四位二