【正文】 的介紹 Max+plusⅡ 是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。 Max+plusⅡ 界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的EDA 軟件。在 Max+plusⅡ 上可以完成設(shè)計(jì)輸入、元件適配、時(shí)序仿真和功能仿真、編程下載整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計(jì)環(huán)境，是設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。 Max+plusⅡ開發(fā)系統(tǒng)的特點(diǎn) 開放的界面 ： Max+plusⅡ 支持與 Cadence， Exemplarlogic， Mentor Graphics，Synplicty， Viewlogic 和其它公司所提供的 EDA 工具接口。 與結(jié)構(gòu)無關(guān) ： Max+plusⅡ 系統(tǒng)的核心 Complier支持 Altera公司的 FLEX10K、 FLEX8000、FLEX6000、 MAX9000、 MAX7000、 MAX5000和 Classic 可編程邏輯器件，提供了世界上唯一真正與結(jié)構(gòu)無關(guān)的可編程邏輯設(shè)計(jì)環(huán)境。 完全集成化 ： Max+plusⅡ 的設(shè)計(jì)輸入、處理與較驗(yàn)功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，這樣可以加 快動態(tài)調(diào)試、縮短開發(fā)周期。 豐富的設(shè)計(jì)庫 ： Max+plusⅡ 提供豐富的庫單元供設(shè)計(jì)者調(diào)用，其中包括 74系列的全部器件和多種特殊的邏輯功能（ MacroFunction）以及新型的參數(shù)化的兆功能（ MageFunction）。 7 模塊化工具 ： 設(shè)計(jì)人員可以從各種設(shè)計(jì)輸入、處理和較驗(yàn)選項(xiàng)中進(jìn)行選擇從而使設(shè)計(jì)環(huán)境用戶化。 硬件描述語言（ HDL） ： Max+plusⅡ 軟件支持各種 HDL 設(shè)計(jì)輸入選項(xiàng)，包括 VHDL、 Verilog HDL 和 Altera 自己的硬件描述語言 AHDL。 Opencore 特征 ： Max+plusⅡ 軟件 具有開放核的特點(diǎn)，允許設(shè)計(jì)人員添加自己認(rèn)為有價(jià)值的宏函數(shù)。 Max+plusⅡ 功能簡介 原理圖輸入（ Graphic Editor）： MAX+PLUSII 軟件具有圖形輸入能力 ,用戶可以方便的使用圖形編輯器輸入電路圖 ,圖中的元器件可以調(diào)用元件庫中元器件 ,除調(diào)用庫中的元件以外 ,還可以調(diào)用該軟件中的符號功能形成的功能塊。 硬件描述語言輸入（ Text Editor） ： MAX+PLUSII 軟件中有一個集成的文本編輯器 ,該編輯器支持 VHDL,AHDL 和 Verilog 硬件描述語言的輸入 ,同時(shí)還有一個語言模板使 輸入程序語言更加方便 ,該軟件可以對這些程序語言進(jìn)行編譯并形成可以下載配置數(shù)據(jù)。 波形編輯器 (Waveform Editor)： 在進(jìn)行邏輯電路的行為仿真時(shí)，需要在所設(shè)計(jì)電路的輸入端加入一定的波形，波形編輯器可以生成和編輯仿真用的波形（ *.SCF 文件），使用該編輯器的工具條可以容易方便的生成波形和編輯波形使用時(shí)只要將欲輸入波形的時(shí)間段用鼠標(biāo)涂黑，然后選擇工具條中的按鈕，例如，如果要某一時(shí)間段為高電平，只需選擇按鈕” 1”。 還可以使用輸入的波形 (*.WDF 文件 )經(jīng)過編譯生成邏輯功能塊，相當(dāng)于已知一個芯片的輸入輸出 波形，但不知是何種芯片，使用該軟件功能可以解決這個問題，設(shè)計(jì)出一個輸入和輸出波形相同 CPLD 電路。 管腳（底層）編輯窗口 (Floorplan Editor)：該窗口用于將已設(shè)計(jì)好邏輯電路的輸入輸出節(jié)點(diǎn)賦予實(shí)際芯片的引腳 ,通過鼠標(biāo)的拖拉，方便的定義管腳的功能。 自動錯誤定位 :在編譯源文件的過程中，若源文件有錯誤， Max+Plus2軟件可以自動指出錯誤類型和錯誤所在的位置。 邏輯綜合與適配 :該軟件在編譯過程中，通過邏輯綜合 (Logic Synthesizer)和適配(Fitter) 模塊 ,可以把最簡單的邏輯表 達(dá)式自動的吻合在合適的器件中。 設(shè)計(jì)規(guī)則檢查 :選取 Compile\Processing\Design Doctor 菜單，將調(diào)出規(guī)則檢查醫(yī)生， 8 該醫(yī)生可以按照三種規(guī)則中的一個規(guī)則檢查各個設(shè)計(jì)文件，以保證設(shè)計(jì)的可靠性。一旦選擇該菜單，在編譯窗口將顯示出醫(yī)生，用鼠標(biāo)點(diǎn)擊醫(yī)生，該醫(yī)生可以告訴你程序文件的健康情況。 多器件劃分 (Partitioner):如果設(shè)計(jì)不能完全裝入一個器件，編譯器中的多器件劃分模塊，可自動的將一個設(shè)計(jì)分成幾個部分并分別裝入幾個器件中，并保證器件之間的連線最少。 編程文件的產(chǎn)生 : 編譯器中的裝配 程序 (Assembler)將編譯好的程序創(chuàng)建一個或多個編程目標(biāo)文件： EPROM 配置文件（ *.POF）例如 ,MAX7000S 系列 SRAM 文件（ *.SCF）例如 ,FLEX8000系列的配置芯片 EPROM JEDEC 文件 (*.JED) 十六進(jìn)制文件 (*.HEX) 文本文件 (*.TTF) 串行 BIT流文件 (*.SBF) 仿真 :當(dāng)設(shè)計(jì)文件被編譯好 ,并在波形編輯器中將輸入波形編輯完畢后 ,就可以進(jìn)行行為仿真了 ,通過仿真可以檢驗(yàn)設(shè)計(jì)的邏輯關(guān)系是否準(zhǔn)確。 分析時(shí)間 (Analyze Timing):該功能可以分析各個信號到 輸出端的時(shí)間延遲 ,可以給出延遲矩陣和最高工作頻率。 器件編程 :當(dāng)設(shè)計(jì)全部完成后 ,就可以將形成的目標(biāo)文件下載到芯片中 ,實(shí)際驗(yàn)證設(shè)計(jì)的準(zhǔn)確性。 Max+plusⅡ設(shè)計(jì)過程 設(shè)計(jì)流程：使用 Max+plusⅡ軟件設(shè)計(jì)流程由以下幾部分組成。如圖 1所示： 9 圖 1 開發(fā)流程圖 (1)、設(shè)計(jì)輸入 :可以采用原理圖輸入、 HDL 語言描述、 EDIF 網(wǎng)表輸入及波形輸入等幾種方式。 (2)、編譯： 先根據(jù)設(shè)計(jì)要求設(shè)定編譯參數(shù)和編譯策略，如器件的選擇、邏輯綜合方式的選擇等。然后根據(jù)設(shè)定的參數(shù)和策略對設(shè)計(jì)項(xiàng)目進(jìn)行網(wǎng)表提取、邏輯綜合和器件適配，并產(chǎn)生報(bào)告文件、延時(shí)信息文件及編程文件，供分析仿真和編程使用。 (3)、仿真：仿真包括功能仿真、時(shí)序仿真和定時(shí)分析，可以利用軟件的仿真功能來驗(yàn)證設(shè)計(jì)項(xiàng)目的邏輯功能是否正確。 (4)、編程與驗(yàn)證：用經(jīng)過仿真確認(rèn)后的 編程文件通過編程器（ Programmer）將設(shè)計(jì)下載到實(shí)際芯片中，最后測試芯片在系統(tǒng)中的實(shí)際運(yùn)行性能。 在設(shè)計(jì)過程中，如果出現(xiàn)錯誤，則需重新回到設(shè)計(jì)輸入階段，改正錯誤或調(diào)整電路后重復(fù)上述過程。 設(shè)計(jì)步驟 : (1)輸入項(xiàng)目文件名 (File/Project/Name) (2)輸入源文件 (圖形、 VHDL、 AHDL、 Verlog 和波形輸入方式 ) (Max+plusⅡ/graphic Editor ； Max+plusⅡ/Text Editor ； Max+plusⅡ/Waveform Editor) (3)指定 CPLD 型號 (Assign/Device) (4)設(shè)置管腳、下載方式和邏輯綜合的方式 10 (Assign/Global Project Device Option,Assign/Global Logic Synthesis) (5)保存并檢查源文件 (File/project/Save amp。 Check) (6)指定管腳 (Max+plusⅡ/Floorplan Editor) (7)保存和編譯源文件 (File/project/Save amp。 Compile) (8)生成波形文件 (Max+plusⅡ/Waveform Editor ) (9)仿真 (Max+plusⅡ/Simulator) (10)下載配置 (Max+plusⅡ/Programmer) 常用菜單簡介 : 該軟件的菜單主要有： MAX+PLUSⅡ 菜單 （ MAX+PLUSⅡ ）、 文件菜單 （ File）， 該文件菜單隨所選功能的不同而不同 、 模板菜單 （ Templates）， 該模板使編寫 VHDL 和 AHDL 設(shè)計(jì)文件更容易和方便 、 指定菜單 （ Assign）、 選擇菜單 （ Option）。該軟件的菜單繁多，要想都學(xué)會有一定的難度，主要原因是資料問題。但是常用的菜單會使用還是可能的。 如何獲得幫助 : 最直接 的幫助來自于 Max+plusⅡ的 Help 菜單。若需要某個特定項(xiàng)目的幫助信息，可以同時(shí)按 Shift+F1鍵或者選用工具欄中的快速幫助按鈕“ ”。此時(shí)，鼠標(biāo)變?yōu)閹柼柕募^，點(diǎn)擊“特定的項(xiàng)目”就可彈出相應(yīng)的幫助信息。這里的“特定項(xiàng)目”，可以包含某個器件的圖形、文本 編輯中的單詞，菜單選項(xiàng)，甚至可以是一個彈出的窗口。 2 自動售貨機(jī)的設(shè)計(jì) 設(shè)計(jì)說明 本文設(shè)計(jì)的自動售貨機(jī) [4]可銷售牛奶 (2元 )、果汁 (3元 )兩種商品；售貨機(jī)可識別 1元和5元兩種貨幣 ,在一次購買過程中，可購買一個或多個商品，系統(tǒng)會自動計(jì)算所需錢數(shù)和找零錢數(shù)并自動找零。另外有 3個發(fā)光二極管、 6個 LCD 數(shù)碼管。 3個發(fā)光二極管分別用來顯示交易成功、交易失敗、正在找零。 6個 LCD 數(shù)碼管： 2個用來顯示所需金額， 2個用來顯示已付金額， 2個用來顯示找零數(shù)。 流程說明 本文設(shè)計(jì)的自動售貨機(jī)當(dāng)通電 時(shí)，表示一次投幣銷售過程的開始。顧客選擇一種商品或多種則進(jìn)入投幣狀態(tài)。若不投幣，則自動返回初始狀態(tài)。投幣后，系統(tǒng)自動計(jì)算所投錢數(shù)。若投幣夠，則出貨找零。若投幣不夠，等待 10秒后，顧客沒有繼續(xù)投幣，則退幣并回 11 到初始狀態(tài)。本系統(tǒng)的投幣銷售流程圖如圖 2所示： 圖 2 流程圖 各模塊說明 本文設(shè)計(jì)的自動售貨機(jī)總體分三個模塊 [5]：總控模塊、二進(jìn)制譯碼模塊、 BCD 碼譯碼模塊。其它功能本文不予討論。 總控模塊：總控模塊是本系統(tǒng)最 重要的模塊，該模塊大體有 5個輸入端口和 6個輸出端口。其輸入端口包括 clk、 coin1(投入一元貨幣 )、 coin5(投入 5元貨幣 )、 price2(選擇 2元的商品 )、 price3(選擇 3元的商品 )，輸出端口有 paid(已投入多少錢 )、 needed(還需要多少錢 )、 moneyout(找零 )、 success(燈亮表示交易成功 )、 failure(燈亮表示交易失敗 )、 12 showmoneyout(燈亮表示正在找零 )。該模塊實(shí)現(xiàn)了本系統(tǒng)最重要的交易過程，包括選擇商品、投入貨幣、計(jì)算貨幣，找零出貨等。 二進(jìn)制譯碼模塊：該模塊 有一個輸入端和兩個輸出端。輸入端 b 是一個 4位的二進(jìn)制數(shù)，輸出端 bcd0、 bcd1,是兩個 4位的 BCD 碼。該模塊的主要功能是實(shí)現(xiàn)將主控模塊輸出的二進(jìn)制數(shù) (paid、 needed、 moneyout)轉(zhuǎn)換成 BCD 碼，以便輸出到七段顯示數(shù)碼器上而顯示出來。該模塊的原理是將一個 4位的二進(jìn)制數(shù)轉(zhuǎn)換成 2個 4位的 BCD 碼，分別為高 4位和低 4位。 BCD碼譯碼模塊：該模塊有一個輸入端和一個輸出端。輸入端 d是一個 4位的 BCD 碼，輸出端 q 是一個 7位數(shù)，輸出連接到一個 LCD數(shù)碼管以顯示出來。 各模塊的連接 各模塊的連接 如圖 3所示： 圖 3 硬件模塊連接圖 如圖 3所示，左邊的 5個端口為輸入端口，連接的模塊是主控模塊。中間的 3個輸出端口連接 3個 LED指示燈，分別指示交易成功、交易失敗、需要找零。中間的 3個模塊是二進(jìn)制譯碼模塊，分別將主控模塊輸出的 paid、 needed、 moneyout 轉(zhuǎn)換成兩個 4位的 BCD碼。最右邊的 6個模塊是 BCD 譯碼模塊，輸出端口連接 6個 LCD 七段顯示數(shù)碼管。 狀態(tài)之間的轉(zhuǎn)換 本文所設(shè)計(jì)的自動售貨機(jī)進(jìn)程可分為 7個狀態(tài) [6]： a,b,c,d,e,f,g。 a 為開始狀態(tài)，當(dāng)有鍵按下時(shí)即進(jìn)入 b狀態(tài)（ 投幣狀態(tài)）。當(dāng)?shù)却脒€沒投幣時(shí)即進(jìn)入 e狀態(tài)， e 狀態(tài)返回 13 a狀態(tài)。當(dāng)有貨幣投入，但投幣不夠時(shí)，即進(jìn)入 c狀態(tài)（繼續(xù)投幣），若等待十秒不投，即進(jìn)入 g 狀態(tài)（退錢），若投幣但還不夠，則繼續(xù)投幣。當(dāng)投幣夠了，即進(jìn)入 d 狀態(tài)（出貨找零）。之后進(jìn)入 f狀態(tài)（延時(shí)）后返回 a狀態(tài)。 3 仿真時(shí)序圖 主控模塊的仿真 圖 4 主控模塊只選一次但不投幣的仿真 如圖 4所示：選擇 3元商品，不再投幣，所需貨幣顯示 3元， 10秒后， failure 為高電平，表示交易失敗，延時(shí)顯示后，回到初始狀態(tài)。源程序見附錄的主控模塊。 圖 5 主 控模塊多次選擇但不投幣的仿真 如圖 5所示：選擇 3元商品后，在 10秒內(nèi)，再次選擇 2元商品；此后，不再投幣，所需貨幣先為 3元，后為 5元， 10秒后， failure 出現(xiàn)高電平，表示交易失敗，延時(shí)顯示后，回 14 到初始狀態(tài)。源程序見附錄的主控模塊。 圖 6 主控模塊交易成功但不找零的仿真 如圖 6所示：選擇 3元商品后，在 10秒內(nèi)，再次選擇 2元商品；所需貨幣先是 3元，后為5元，此后，在一定時(shí)限內(nèi)投入 5元錢，所需貨幣為 0元， success 為高電平，表示交易成功，不找零，延時(shí)顯示后，回到初始狀態(tài)。源程序見附錄的主控模塊。 圖 7 主控模塊交易成功且找零的仿真 如圖 7所示：選擇 3元商品后，在 10秒內(nèi)，再次選擇 2元商品；所需貨幣先為 3元，后為5元，此后，在一定時(shí)限內(nèi)先后投入 1元和 5元，所需貨幣分別變?yōu)?4元， 0元， success 為高電平，表示交易成功。 showmoneyout 為高電平，表示要找零， moneyou