freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl自動(dòng)售貨機(jī)的設(shè)計(jì)說(shuō)明書-展示頁(yè)

2025-05-19 19:08本頁(yè)面
  

【正文】 ,除調(diào)用庫(kù)中的元件以外 ,還可以調(diào)用該軟件中的符號(hào)功能形成的功能塊。 硬件描述語(yǔ)言( HDL) : Max+plusⅡ 軟件支持各種 HDL 設(shè)計(jì)輸入選項(xiàng),包括 VHDL、 Verilog HDL 和 Altera 自己的硬件描述語(yǔ)言 AHDL。 豐富的設(shè)計(jì)庫(kù) : Max+plusⅡ 提供豐富的庫(kù)單元供設(shè)計(jì)者調(diào)用,其中包括 74系列的全部器件和多種特殊的邏輯功能( MacroFunction)以及新型的參數(shù)化的兆功能( MageFunction)。 與結(jié)構(gòu)無(wú)關(guān) : Max+plusⅡ 系統(tǒng)的核心 Complier支持 Altera公司的 FLEX10K、 FLEX8000、FLEX6000、 MAX9000、 MAX7000、 MAX5000和 Classic 可編程邏輯器件,提供了世界上唯一真正與結(jié)構(gòu)無(wú)關(guān)的可編程邏輯設(shè)計(jì)環(huán)境。在 Max+plusⅡ 上可以完成設(shè)計(jì)輸入、元件適配、時(shí)序仿真和功能仿真、編程下載整個(gè)流程,它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境,是設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。 MAX+PLUSⅡ的介紹 Max+plusⅡ 是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境, Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。 構(gòu)造體的申明區(qū)域是由關(guān)鍵字 BEGIN 開始的。 在關(guān)鍵字 ARCHITECTURE 和 BEGIN 的文字區(qū)域是本地信號(hào)和供日后使用的組件。 實(shí)體和結(jié)構(gòu)連接之間的原因是一個(gè)實(shí)體可以有多個(gè)構(gòu)造體來(lái)描述實(shí)體的行為。該構(gòu)造體的名字是數(shù)據(jù)流。 END dataflow。 BEGIN select = 0 WHEN s0 = ‘ 0’ AND s1 = ‘ 0’ ELSE1 WHEN s0 = ‘ 1’ AND s1= ‘ 0’ ELSE2 WHEN s0 = ‘ 0’ AND s1 = ‘ 1’ ELSE3。構(gòu)造體始終是涉及實(shí)體和描述實(shí)體的行為。 構(gòu)造體 實(shí)體是描述接口的 VHDL 模型。它規(guī)定了一些端口,端口方向和端口的類型。輸出端口也是位寬類型。 4 個(gè)數(shù)據(jù)輸入端口 (a, b, c, d)是位寬類型。 實(shí)體的名稱是多路復(fù)用,該實(shí)體有 7 個(gè)端口和端口條款。如果標(biāo)準(zhǔn)型是少量的。 關(guān)鍵字“實(shí)體”是開始一個(gè)實(shí)體聲明的標(biāo)志,在整本文的說(shuō)明中,標(biāo)準(zhǔn)封裝中關(guān)鍵字的語(yǔ)言和類型全部用大寫字母來(lái)顯示。 x : OUT BIT)。讓我們來(lái)看看一個(gè)簡(jiǎn)單的實(shí)體例子: ENTITY mux IS PORT ( a, b, c, d : IN BIT。 實(shí)體 一個(gè) VHDL實(shí)體指定的實(shí)體名稱,實(shí)體的端口,以及實(shí)體相關(guān)的信息。在構(gòu)造體中各種信號(hào)協(xié)調(diào)工作,最后得到所需的輸出,傳送到輸出端口和外部進(jìn)行交流。它們是一個(gè)具體設(shè)計(jì)的核心。一切行動(dòng),是在模擬 VHDL 描述分 5 為單個(gè)或多個(gè)進(jìn)程。例如,如果一個(gè)實(shí)體是一個(gè)門級(jí)模型的上升和下降延遲,上升和下降延誤的值才能通過成為實(shí)體與仿制。例如,電流驅(qū)動(dòng)能力的一個(gè)緩沖區(qū)或最高工作溫度的裝置。在 VHDL語(yǔ)言,總線是一種特殊的信號(hào),表明可能由驅(qū)動(dòng)程序來(lái)完成。如果一個(gè)信號(hào)有兩個(gè)來(lái)源,那么當(dāng)兩個(gè)來(lái)源是由兩個(gè)驅(qū)動(dòng)程序來(lái)起作用的。這種功能可以通過特定語(yǔ)句來(lái)實(shí)現(xiàn)。 庫(kù):庫(kù)存放已經(jīng)編譯的實(shí)體、構(gòu)造體、包集合和配置。 包集合是一個(gè)收集常用數(shù)據(jù)類型和子程序中使用的設(shè)計(jì)。它描述的使用的每一個(gè)實(shí)體的行為,就像零件列表說(shuō)明哪一部分用于每一部分的設(shè)計(jì)。 配置聲明是用來(lái)約束一 個(gè)組件實(shí)例的一雙實(shí)體架構(gòu)。一個(gè)構(gòu)造體可能是行為而另一個(gè)可能是一個(gè)結(jié)構(gòu)描述的設(shè)計(jì)。該構(gòu)造體描述的行為實(shí)體。 構(gòu)造體:構(gòu)造體用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為,系統(tǒng)要實(shí)現(xiàn)的功能都是在構(gòu)造體內(nèi)用語(yǔ)言進(jìn)行描述的。最上層水平的設(shè)計(jì)是最高層的實(shí)體。下面分別介紹: 實(shí)體:實(shí)體是用于描述所設(shè) 計(jì)電路系統(tǒng)的外部接口信號(hào),系統(tǒng)的輸入輸出端口及屬性都是在實(shí)體中定義的。 VHDL 語(yǔ)言的基本結(jié)構(gòu) 4 一個(gè)完整的 VHDL[3]語(yǔ)言程序通常包括實(shí)體 (Entity)、構(gòu)造體 (Architecture)、配置(Configuration)、包集合 (Package)和庫(kù) (Library)5 個(gè)部分。此后,越來(lái)越多的人開始使用 VHDL語(yǔ)言進(jìn)行數(shù)字電路系統(tǒng)的設(shè)計(jì)。它的出現(xiàn)為電子設(shè)計(jì)自動(dòng)化的普及和推廣奠定了堅(jiān)實(shí)的基礎(chǔ)。 1986 年,有人提議 VHDL 語(yǔ)言作為 IEEE 標(biāo)準(zhǔn)。而在七八十年代初期 VHDL 語(yǔ)言是為美國(guó)國(guó)防部工作的。 VHDL 語(yǔ)言的發(fā)展背景 硬件描述語(yǔ)言的發(fā)展至今已經(jīng)有幾十年的歷史,并已成功應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)綜合等方面。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后,一旦其內(nèi)部開發(fā)完成,其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。除了含有許多具有硬件特征的語(yǔ)句外 ,VHDL 的語(yǔ)言形式 ,以及描述風(fēng)格與句法 ,類 似于一般的計(jì)算機(jī)一個(gè)電路模塊或一高級(jí)語(yǔ)言 ,如 C 語(yǔ)言。 VHDL 語(yǔ)言介紹 VHDL[2](Very High Speed Integrated Circuit Hardware Description Language)是指超高速集成電路硬件描述語(yǔ)言。 ( 4)具有指示電路,分別指示購(gòu)買成功、交易取消(交易失敗)和找零。 ( 3)用按鍵模擬投入 1 元, 5 元兩種貨幣,可連續(xù)投幣,同時(shí)顯示投入的金額和還應(yīng)投入的金額。若在 10秒內(nèi),再次選中飲料,則再次等待。 ( 1)用戶可多次選擇購(gòu)買的飲料種類,某次飲料種類選定后等待投幣。售貨機(jī)可以識(shí)別 1 元, 5 元兩種貨幣。 1 本論概述 本文設(shè)計(jì)的自動(dòng)售貨機(jī)是基于 VHDL[1](Very High Speed Integrated Circuit Hardware Description Language,超高速集成電路硬件描述語(yǔ)言 )語(yǔ)言,使用 MAXPLUSⅡ軟件進(jìn)行模擬仿真,在 FPGA( Field Programmable Gate Arry,現(xiàn)場(chǎng)可編程門陣列)可編程芯片上實(shí)現(xiàn)的一款 EDA(Electronic Design Automation,電子設(shè)計(jì)自動(dòng)化)技術(shù)的產(chǎn)品。 本文是通過使用 VHDL 語(yǔ)言,基于 FPGA 可編程芯片,并通過使用 MAXPLUSⅡ軟件進(jìn)行程序設(shè)計(jì),模擬仿真,功能驗(yàn)證,以更好的來(lái) 理解和掌握 自動(dòng)售貨機(jī)控制系統(tǒng) 的工作原理和設(shè)計(jì)方法 ,以及 學(xué)習(xí)和掌握基于 EDA 的電子產(chǎn)品設(shè)計(jì)方法, 進(jìn)一步加深對(duì) VHDL 語(yǔ)言以及 MAXPLUSⅡ軟件、 FPGA 可編程芯片的認(rèn)識(shí)與了解。 本文設(shè)計(jì)研究自動(dòng)售貨機(jī)的主要功能模塊,主要包括貨幣 處理模塊、余額計(jì)算模塊、顯示模塊,延時(shí)和時(shí)控模塊,由于條件上的限制,對(duì)投幣模塊中的貨幣檢測(cè)未進(jìn)行處理。在我國(guó),由于多種原因,自動(dòng)售貨機(jī)的市場(chǎng)推廣緩慢,處于培育階段,但可以預(yù)見,這種方便快捷的服務(wù)形式因其適合現(xiàn)代生活快節(jié)奏的需要,在不久的將來(lái)必會(huì)獲得大眾的喜愛。特別在發(fā)達(dá)國(guó)家,自動(dòng)售貨機(jī)已經(jīng)十分普及,自動(dòng)售貨機(jī)可售出各種成型包裝小商品,各種袋裝,盒裝,軟瓶裝等小商品。 關(guān)鍵詞: VHDL 語(yǔ)言, MAXPLUSⅡ,自動(dòng)售貨機(jī) Design and implementation of vending machine Electronics and Information Science and Technology Candidate:JiangHui Advisor: CaiJianhua Abstract: This article introduces the characteristics and application of VHDL, with a example of designing vending machines, describes detailedly the implementation process. The system uses the VHDL language, realizing every function uses state machines, applying MAXPLUS Ⅱ to simulate in order to realize the function every article describes the use of VHDL language and MAXPLUS Ⅱ simulation, to achieve the vending machine39。本文詳細(xì)介紹如何運(yùn)用 VHDL 語(yǔ)言及 MAXPLUSⅡ進(jìn)行仿真 ,本文設(shè)計(jì)的自動(dòng)售貨機(jī)實(shí)現(xiàn)了選擇貨物,投幣,找零,顯示,多次交易,在一次購(gòu)買中選擇多個(gè)貨物等自動(dòng)售貨機(jī)的基本功能。 1 自動(dòng)售貨機(jī)的設(shè)計(jì)與實(shí)現(xiàn) 摘要: 本文介紹了 VHDL 的特點(diǎn)和應(yīng)用 ,以自動(dòng)售貨機(jī)為例,詳細(xì)說(shuō)明了其實(shí)現(xiàn)過程。本系統(tǒng)使用 VHDL語(yǔ)言編寫,用狀態(tài)基來(lái)實(shí)現(xiàn)各功能,使用 MAXPLUSⅡ進(jìn)行仿真,模擬各模塊的實(shí)現(xiàn)。本文給出了各個(gè)模塊的源程序、各模塊的連接圖以及各個(gè)模塊的仿真圖,并做出了詳細(xì)的分析。s basic functions , as choose good, coin, give change, buy good more than one time, choose more than one good in one time, display, and so on. This article gives the original program of every modules and the simulating diagram of every modules and the bination of all of the modules, gives detail analyse of every simulating diagram as well. Keywords:VHDL language, MAXPLUSⅡ , Vending machine 引言 隨著科技的發(fā)展和社會(huì)的進(jìn)步,自動(dòng)化商業(yè)機(jī)械有了越來(lái)越廣泛的應(yīng)用,自動(dòng)售貨機(jī) 2 作為自動(dòng)化商業(yè)機(jī)械的代 表被廣泛用于公共場(chǎng)所自動(dòng)售貨,給人們的生活帶來(lái)了極大的方便。因其無(wú)需專人值守而可以每天 24 小時(shí)售貨,被稱為“無(wú)人小超市”。隨著商品市場(chǎng)的不斷繁榮,自動(dòng)售貨機(jī)和自動(dòng)服務(wù)設(shè)施必將逐步得到廣泛的應(yīng)用。相應(yīng)的主要功能有選擇貨物,多次購(gòu)買,出貨找零,顯示,延時(shí)和時(shí)控功能。更深入的學(xué)習(xí) EDA技術(shù),更好地掌握本專 業(yè)知識(shí)。 系統(tǒng)的工作原理 本文設(shè)計(jì)的自動(dòng) 售貨機(jī)有兩種飲料可以出售,售價(jià)分別為 2元和 3元。如果投入金額總值等于或超過售價(jià)就可以將飲料放出,并具有相應(yīng)的找零錢功能。如等待時(shí)間超過 10 秒鐘,則認(rèn)為用戶放棄選購(gòu),售貨機(jī)自動(dòng)回到等待狀態(tài),等待新的交易。 3 ( 2)每次交易完成,售貨機(jī)自動(dòng)回到等待狀態(tài),等待新的交易。若某次投幣后金額不足 ,且一定時(shí)限內(nèi)不再投幣( 10 秒左右),則交易失敗,并退幣,顯示退還金額。 ( 5)相應(yīng)顯示有延時(shí)和時(shí)控功能。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是,將一項(xiàng)工程設(shè)計(jì)或稱設(shè)計(jì)實(shí)體 (可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng))分成外部(或稱可視部分,即端口)和內(nèi)部(或稱不可視部分)。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。其中比較著名的的有 VHDL 語(yǔ)言、 AHDL 語(yǔ)言、 Verilog HDL 語(yǔ)言等。它是以 ADA 語(yǔ)言為根源,就像將被看到的整體結(jié)構(gòu)的 VHDL 和其他的 VHDL 報(bào)表。它經(jīng)歷了一些修改意見和修改,直至1987 年 12 月獲得通過,成為 IEEE 1076至 1987 標(biāo)準(zhǔn)。之后 IEEE 對(duì) 87 版本進(jìn)行了修訂,于 1933 年推出了較為完善的 93 版本(被定為 ANSI/IEEE std 10761993 標(biāo)準(zhǔn)),使得 VHDL 語(yǔ)言的編程更加靈活方便。而 VHDL 語(yǔ)言有不同于軟件編程語(yǔ)言,在編程結(jié)構(gòu)和規(guī)范上有自己的特點(diǎn),在此,本文就從簡(jiǎn)單介紹 VHDL語(yǔ)言基礎(chǔ)開始。前 4 種是可以分別編譯的源設(shè)計(jì)單元。一個(gè)實(shí)體是設(shè)計(jì)中最基本的。如果設(shè)計(jì)分層次,那么最高層的描述將有低層描述的說(shuō)明附在它里面。 所有實(shí)體可以有一個(gè)構(gòu)造體的說(shuō)明來(lái)模擬。一個(gè)單一的實(shí)體可以有多個(gè)構(gòu)造體。 配置:配置用于從庫(kù)中選取所需單元來(lái)組成系統(tǒng)設(shè)計(jì)的不同版本。一個(gè)配置可以被視為像一個(gè)零件清單進(jìn)行設(shè)計(jì)。 包集合:包集合存放各種設(shè)計(jì)模塊都能共享的數(shù)據(jù)類型、常數(shù)和子程序等。想想包含使用的工具建立的設(shè)計(jì)的一個(gè)工具箱作為一個(gè)包。庫(kù)可由用戶生成或者是由 ASIC芯片制造商提供,以便在設(shè)計(jì)中為大家共享。 除了以上介紹的各種術(shù)語(yǔ),其它術(shù)語(yǔ)還有: 驅(qū)動(dòng) 程序:這是一個(gè)信號(hào)上的一個(gè)源。 總線:這個(gè)詞,“巴士”通常使我想起一組信號(hào)或某個(gè)特定的通信方式,用于設(shè)計(jì)的硬件。 屬性:一個(gè)關(guān)于 VHDL 對(duì)象連接到 VHDL 的物體或預(yù)先確定的數(shù)據(jù)的屬性數(shù)據(jù)。 通用:泛指是 VHDL 語(yǔ)言傳遞信息實(shí)體參數(shù)的任期。 進(jìn)程:一個(gè)進(jìn)程是執(zhí)行的 VHDL 中的一個(gè)基本單位。 在 VHDL 語(yǔ)言程序中,最重要的就是實(shí)體和構(gòu)造體部分。如果說(shuō)實(shí)體是系統(tǒng)和外部交流的橋梁,那么構(gòu)造體就是處理內(nèi)外交流的信號(hào)加工廠。下面具體說(shuō)明實(shí)體和構(gòu)造體。所有設(shè)計(jì)創(chuàng)建使用一個(gè)或多個(gè)實(shí)體。s0, s1 : IN BIT。 END mux。例如,在前面的示例中,關(guān)鍵字是 ENT
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評(píng)公示相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1