【正文】 字系統(tǒng)進(jìn)行建模和描述 ， 從而大大簡化了硬件設(shè)計任務(wù) ， 提高了設(shè)計效率和可靠性，使用Verilog HDL語言 ， 可以就系統(tǒng)的總體要求出發(fā) ， 自上而下地將設(shè)計內(nèi)容細(xì)化 ，最后完成系統(tǒng)硬件的整體設(shè)計。 Max+Plus II 概述 Max+Plus II 是美國 Altera 公司開發(fā)的軟件，它具有操作系統(tǒng)的程序界面 ，采用全菜單操作和鼠標(biāo)操作方式 ， 是一個 完全集成化，易學(xué)易用的可編程邏輯設(shè)計環(huán)境。它提供了功能強(qiáng)大，直觀便捷和操作靈活的原理圖輸入設(shè)計功能 ， 同時還配備了適用于各種需要的元件庫 ， 其中包含基本邏輯元件庫 （ 如與非門、反向器、觸發(fā)器等 ） ，宏功能元件 （ 包含了幾乎所有 74 系列的器件 ） 以及功能強(qiáng)大、性能良好的類似于核的兆功能塊庫，但更為重要的是它提供了使用方便，精度良好的時序仿真器 ， 能夠?qū)ο到y(tǒng)中任一元件的功能進(jìn)行精確的時序仿真 ， 精度達(dá)， 非常準(zhǔn)確。 Max+Plus II 開發(fā)系統(tǒng)是一個完全集成化、易學(xué)易用的可編程邏輯器件設(shè)計和開發(fā)系統(tǒng)，它提供了一種真 正與結(jié)構(gòu)無關(guān)的可編程邏輯設(shè)計環(huán)境。它所提供的靈活性和高效性是無可比擬的，其豐富的圖形界面，輔之以完整的、可即時訪問的在線文檔，使設(shè)計人員能夠輕松、愉快地掌握和使用 Max+Plus II 軟件。Max+Plus II 支持靈活多樣的輸入方式：原理圖輸入、硬件描述語言輸入、波形輸入，以及層次設(shè)計輸入。 Max+Plus II 的設(shè)計輸入、處理和校驗(yàn)功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，這樣可以加快動態(tài)調(diào)試進(jìn)程。它提供豐富的庫單元供設(shè)計者使用，包括 74 系列的全部器件、多種特殊的邏輯宏功能（ macrofunction）和參數(shù) 化功能模塊（ LPM: Library of Parameterized Modules），但更為重要的是 Max+Plus II 還提供了原理圖輸入多層次設(shè)計功能，使得用戶能設(shè)計更大規(guī)模的電路系統(tǒng)，以及使用方便、精度良好的時序仿真器。與傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)相比， Max+Plus II 提供靈活多樣的層次化輸入設(shè)計功能，具有顯著的優(yōu)勢： （ 1） 能進(jìn)行任意層次的數(shù)字系統(tǒng)設(shè)計。傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)只能完成單一層次的設(shè)計，使設(shè)計者無法了解和實(shí)現(xiàn)多層次的硬件數(shù)字系統(tǒng)設(shè)計； （ 2） 對系統(tǒng)中的任一層次或任一元件的功能進(jìn)行精確的時序 仿真，精度達(dá)，因此能發(fā)現(xiàn)對系統(tǒng)可能產(chǎn)生不良影響的競爭冒險現(xiàn)象； （ 3） 通過時序仿真，能迅速定位電路系統(tǒng)的錯誤所在，并隨時糾正； （ 4） 能對設(shè)計方案進(jìn)行隨時更改，并儲存設(shè)計過程中所有的電路和測試文件入檔； （ 5） 通過編譯和下載，能在 FPGA 或 CPLD 上對設(shè)計項(xiàng)目隨時進(jìn)行硬件測試驗(yàn)證； （ 6） 如果使用 FPGA 和配置編程方式，將不會有器件損壞和損耗問題； （ 7） 符合現(xiàn)代電子設(shè)計技術(shù)規(guī)范。傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)利用手工連線的方法完成元件連接，容易對學(xué)習(xí)者產(chǎn)生誤導(dǎo)，以為只要將元件間的引腳用引線按電路圖連上即可， 而不必顧及引線長短，粗細(xì)彎曲方式，可能產(chǎn)生的分布電感和電容效應(yīng)，以及電磁兼容性等等十分重要的問題。 Max+Plus II 還提供設(shè)計校驗(yàn)的仿真器，其中包括功能仿真和時序仿真。仿真器的靈活性很強(qiáng)電路設(shè)計完成后，需要驗(yàn)證電路設(shè)計的邏輯功能是否正確。這是一項(xiàng)簡單的邏輯檢查，可采用功能仿真，這對于初步的邏輯功能檢測非常方便。功能檢查完成后，可進(jìn)行時序仿真。 Max+Plus II 的時序分析程序可以計算點(diǎn)到點(diǎn)的器件延時，確定器件引腳上的建立時間和保持時間要求，還可計算最高時鐘頻率。 用 Max+Plus II 軟件進(jìn)行邏輯 設(shè)計的步驟包括： （ 1） 根據(jù)所選課題的任務(wù)和設(shè)計指標(biāo)要求，確定總體設(shè)計方案，畫出總體方案的系統(tǒng)框圖（亦稱預(yù)設(shè)計階段） （ 2） 進(jìn)行底層單元電路分析及輸入設(shè)計、編譯、仿真； （ 3） 利用已編譯正確的底層單元電路模塊，畫出頂層電路的原理圖 ，進(jìn)行編譯調(diào)試和仿真測試； （ 4） 撰寫設(shè)計報告。 3 自動售貨機(jī)的 設(shè)計 通過自動售貨機(jī)進(jìn)行自助購物正逐漸成為市民的一種新的消費(fèi)時尚，快捷方便的購物方式滿足了人們在當(dāng)今科技高速發(fā)展的現(xiàn)代社會追求高品質(zhì)生活的需要。 .本文采用 EDA 技術(shù)，利用 Max+Plus II 工作平臺 和 Verilog HDL 設(shè)計語言，進(jìn)行 設(shè)計。 設(shè)計 要求 本次設(shè)計 是 利用 fsm（有限狀態(tài)機(jī)），并用 verilog HDL 語言編程，設(shè)計一個自動投幣飲料售賣機(jī) [5]的核心控制電路，飲料 分為 coke 和 water 兩種，價格分別為 元和 1 元，硬幣可以識別 元和 1元兩種，考慮找零。 設(shè)計 思路及原理 根據(jù)設(shè)計方案的基本要求，自動售貨機(jī)的問題實(shí)際上就是狀態(tài)轉(zhuǎn)換的問題，不同的狀態(tài)對應(yīng)不同的輸出，具體的來說就是輸入不同幣值的錢后對應(yīng)著不同的作用結(jié)果 。因此 將此問題分為兩部分來考慮，即輸入和輸出。 輸入部分包 括投幣信號、飲料選擇信號、復(fù)位信號。因?yàn)閹胖抵豢紤] 5 角和 1 元的情況，因此可以分別用兩個輸入端代替。同樣對于兩種飲料的選擇也可用兩個輸入端代替。 輸出部分包括幣值顯示信號、輸出貨物信號以及找零信號。 綜上，給出如下輸入輸出變量： 輸入變量： 時鐘信號（ clk）：每個時鐘的上升沿觸發(fā)系統(tǒng)的狀態(tài)轉(zhuǎn)換。 復(fù)位信號（ reset）：上升沿觸發(fā)，按下后自動回到初始狀態(tài)。 投幣信號： 5 角（ coin5）， 1元（ coin10），高電平有效。 貨物信號：純凈水（ water），可樂（ coke），高電平有效。 撤消操作（ cancel）：按下后退幣，并自動回到初始狀態(tài)。 輸出變量： 顯示信號（ num）：顯示投入的幣額。 貨物信號（ g2）：對應(yīng)賣出的貨物。 找零信號（ c3）：出幣口的控制，對應(yīng)找零或者是撤消操作后的退幣額。 如前所述，自動售貨機(jī)的實(shí)現(xiàn)就是狀態(tài)的轉(zhuǎn)換，因此本設(shè)計的關(guān)鍵就是確定各個狀態(tài)并實(shí)現(xiàn)相互間的轉(zhuǎn)換。 （ 1） fsm的設(shè)計 根據(jù)所設(shè)方案的要求， 設(shè)計了 18 種狀態(tài)，其狀態(tài)機(jī)如下 圖 所示 ： 圖 狀態(tài)機(jī) 設(shè)計圖 /state machine viewer 圖 其中各個狀態(tài)的轉(zhuǎn)換遵循 ：（ 輸入標(biāo)號如下： 1— 投 元， 2— 投 ， 3—取消， 4— 買純凈水， 5— 買可樂 ,6— 復(fù)位 。 ） 如表 所示： 表 31 狀態(tài)圖 輸入 起始狀態(tài) 轉(zhuǎn)變后狀態(tài) 輸入 起始狀態(tài) 轉(zhuǎn)變后狀態(tài) 1 State0 State1 2 State2 State6 2 State0 State2 3 State2 State14 1 State1 State2 4 State3 State5 2 State1 State3 1 State3 State6 3 State1 State13 2 State3 State7 1 State2 State3 3 State3 State15 4 State2 State4 6 State4 State0 6 State5 State0 2 State10 State11 1 State6 State7 4 State10 State12 4 State6 State8 3 State10 State16 2 State6 State10 5 State11 State9 3 State6 State17 1 State11 State10 5 State7 State9 2 State11 State11 1 State7 State10 4 State11 State12 2 State7 State11 3 State11 State16 4 State7 State12 6 State12 State0 3 State7 State16 6 State13 State0 6 State8 State0 6 State14 State0 6 State9 State0 6 State15 State0 5 State10 State9 6 State16 State0 1 State10 State10 6 State17 State0 （ 2） 狀態(tài)編碼： 由于