【正文】 ............................................................................................... 18 系統(tǒng)結(jié)構(gòu)描述 .......................................................................................................... 19 單周期處理器 ............................................................................................................... 19 多周期處理器 ............................................................................................................... 21 流水線處理器 ............................................................................................................... 23 本章小結(jié) ............................................................................................................................ 26 4Petri網(wǎng)流水線建模 ................................................................................................................ 27 ............................................................................................................ 32 模型 ........................................................................................................................ 33 武漢紡織大學(xué)碩士學(xué)位論文 模型 ....................................................................................................................... 33 模型 ...................................................................................................................... 34 基于 PNML 的 Petri 網(wǎng)流水線模型描述 ........................................................................ 35 .................................................................................................... 44 單元邏輯綜合 ............................................................................................................ 44 單元邏輯綜合 ........................................................................................................... 44 單元邏輯綜合 ....................................................................................................... 45 邏輯綜合 .............................................................................................................. 45 邏輯綜合 ................................................................................................................. 46 本章小結(jié) ........................................................................................................................... 46 5 流水線模型仿真與驗(yàn)證 ....................................................................................................... 47 軟硬件仿真環(huán)境 ............................................................................................................... 47 ................................................................................................ 47 硬件實(shí)現(xiàn)環(huán)境 ............................................................................................................... 53 .................................................................................................... 54 ........................................................................................................ 56 映射實(shí)現(xiàn)機(jī)制 ............................................................................................................... 56 流水線模型映射例化 .......................................................................................... 57 驗(yàn)證與下載 ....................................................................................................................... 60 本章小結(jié) ........................................................................................................................... 62 6 結(jié)論與展望 ........................................................................................................................... 63 結(jié)論 ................................................................................................................................... 63 展望 ................................................................................................................................... 63 致謝 .......................................................................................................................................... 65 參考文獻(xiàn) .................................................................................................................................. 66 附錄 .......................................................................................................................................... 70 1 緒論 1 1 緒論 選題的背景 進(jìn)入 21 世紀(jì)，科技日新月異，隨著古老設(shè)備，家電，娛樂通信工具的逐步淘汰，取而代之的是智能化家具，全自動(dòng)控制設(shè)備，移動(dòng)終端，各種各樣的移動(dòng)智能化工具非常普遍，智能時(shí)代已經(jīng)來臨，設(shè)計(jì)者的關(guān)注點(diǎn)也開始轉(zhuǎn)移，更多的注重移動(dòng)設(shè)備的前期設(shè)計(jì)，嵌入式產(chǎn)品的核心在于內(nèi)部處理器芯片的設(shè)計(jì)。 嵌入式系統(tǒng)通常應(yīng)用在功能單一的平臺(tái)環(huán)境中。 而目前在嵌入式移動(dòng)應(yīng)用平臺(tái)采用的大部分是通用商業(yè)處理器，如 Am186/8 386EX、 SC400、 Power PC、 MIPS、 ARM/ StrongARM 系列等 ，其中的指令集面對千差萬別的嵌入式應(yīng)用時(shí)暴露出專用性差，執(zhí)行效率低等弱點(diǎn)，于此同時(shí)流行的幾種嵌入式處理器都是硬核，在嵌入式系統(tǒng)的快速發(fā)展的背景下，應(yīng)用系統(tǒng)的更新?lián)Q代只能換新處理器，會(huì)造成成本的浪費(fèi)。隨著 FPGA 的快速發(fā)展，嵌入式軟核處理器慢慢趨于流行，但是大多數(shù)處理器軟核又屬于非開源的商業(yè)核，給研究帶來了很大的難度，同時(shí)增加了研究成本。 ASIP 全稱是 Application Specific Instruction Processor，是免費(fèi)開源的軟核處理器，針對專用指令集應(yīng)運(yùn)而生， ASIP 是一種新型的具有處理器結(jié)構(gòu)的芯片，針對某個(gè)或某一類型應(yīng)用而專門設(shè)計(jì) [1]，設(shè)計(jì)過程中，設(shè)計(jì)者在速度、功耗、成本、靈活性等多個(gè)方面的權(quán)衡最佳平衡點(diǎn)，定制最優(yōu) ASIP 架構(gòu)，滿足特定功能的嵌入式系統(tǒng)需求， ASIP 在嵌入式系統(tǒng)領(lǐng)域越來越流行和受親睞。 CPU 運(yùn)行周期中的并行行為可任意交互執(zhí)行，這樣會(huì)引起空間爆炸問題，采用的Petri網(wǎng)的離散型數(shù)學(xué)模型描述 ASIP 流水線結(jié) 構(gòu)層， Petri Nets提供一種簡潔自然的表達(dá)來刻畫這種行為，并且， Petri Nets 提供的并發(fā)語義， Petri Net 模型在并發(fā)性，和延時(shí)性上要優(yōu)于 moore 和 mealy 型狀態(tài)機(jī) [2][3][4][5]，基于 CPU 中的并行和跳轉(zhuǎn)運(yùn)行機(jī)制，筆者采用 Petri Nets 模型描述 ASIP 的流水線。 研究意義 目前，隨著 CPLD（超大規(guī)模集成電路）集成度越來越高， FPGA（現(xiàn)場可編程門陣列）技術(shù)快速發(fā)展，芯片越來越復(fù)雜，集成度越來越高 [6][7][8]，設(shè)計(jì)者也越來越注重 ASIP的設(shè)計(jì)方法學(xué)研究，越來越 強(qiáng)調(diào)設(shè)計(jì)的可重用性和短周期性，硬件電路的設(shè)計(jì)開始慢慢的趨于軟件化，設(shè)計(jì)者利用硬件描述語言可以直接在軟件中設(shè)計(jì)和生成各種硬件邏輯功能模塊，甚至是一個(gè) SOC（ System Of Chips）片上系統(tǒng) [9][10]。在嵌入式應(yīng)用領(lǐng)域，應(yīng)用的需求多種多樣，且變化頻繁。由于傳統(tǒng)的 ASIP 設(shè)計(jì)沒有注重前期的模型描述設(shè)計(jì)，武漢紡織大學(xué)碩士學(xué)位論文 應(yīng)用的修改，往往涉及到底層硬件設(shè)計(jì)的大量修改，工作量巨大，增加了開發(fā)維護(hù)成本，也不利于產(chǎn)品升級(jí)改進(jìn)。 在處理器的設(shè)計(jì)中，流水線的設(shè)計(jì)又是重中之重，流水線技術(shù)的應(yīng)用，在很大程度上提高了處理器指令的執(zhí)行速度 ，針對 ASIP 流水線設(shè)計(jì)的研究，有助于對流水線技術(shù)優(yōu)化，探究一種更加嚴(yán)謹(jǐn)，更加優(yōu)化的流水線描述模型，對 ASIP 的設(shè)計(jì)有一定的積極意義。 C. A. Petri 博士是德國很出名數(shù)學(xué)家，在上世紀(jì)六十年代提出了 Petri網(wǎng)理論， Petri網(wǎng)能很好的描述并行程序 [50][31]，基于這一特點(diǎn)，將 Petri 網(wǎng)模型應(yīng)用于流水線的設(shè)計(jì)，對流水線進(jìn)行 Petri網(wǎng) P/T元建模，采用可執(zhí)行模型描述規(guī)約對 ASIP 處理器流水線設(shè)計(jì)