【正文】 數(shù)器的輸出方式 時(shí)鐘芯片 8563 8563 的主要特性及管腳結(jié)構(gòu)圖 特性： ?? 復(fù)位電壓標(biāo)準(zhǔn)值 Vlow= ?? A VDD=,Tamb=25 ?? 1024Hz 32Hz 1Hz ?? ?? ?? ?? I2C 總線 (VDD= ) 其從地址讀 0A3H。寫 0A2H PCF8563 的管腳排列及描述如圖 35 所示： E 網(wǎng)校免費(fèi)網(wǎng)上共享學(xué)習(xí)平臺(tái) 圖 35 8563引腳圖 功能如表 34 所示： 表 34 8563管腳功能表 8563 的基本原理 8563 有 16 個(gè) 8位寄存器：一個(gè)可自動(dòng)增量的地址寄存器，一個(gè)內(nèi)置 的振蕩器（帶有一個(gè)內(nèi)部集成的電容），一個(gè)分頻器（用于給實(shí)時(shí)時(shí)鐘 RTC 提供源時(shí)鐘），一個(gè)可編程時(shí)鐘輸出，一個(gè)定時(shí)器，一個(gè)報(bào)警器，一個(gè)掉電檢測(cè)器和一個(gè) 400KHzI2C 總線接口。 所有 16個(gè)寄存器設(shè)計(jì)成可 尋址的 8位并行寄存器，但不是所有位都有用。前兩個(gè)寄存器（內(nèi)存地址 00H， 01H） 用于控制寄存器和狀態(tài)寄存器，內(nèi)存地址02H08H 用于時(shí)鐘計(jì)數(shù)器（秒 ~年計(jì)數(shù)器），地址 09H0CH 用于報(bào)警寄存器（定義報(bào)警條件）地址 0DH 控制 CLKOUT 管腳的輸出頻率，地址 0EH 和 0FH 分別用于定時(shí)器控制寄存器和定時(shí)器寄存器：秒、分鐘、小時(shí)、日、月、年、分鐘報(bào)警、小時(shí)報(bào)警、日?qǐng)?bào)警寄存器，編碼格式為 BCD ，星期和星期報(bào)警寄存器不以 BCD 格式編碼。 當(dāng)一個(gè) RTC 寄存器被讀時(shí)，所有計(jì)數(shù)器的內(nèi)容被鎖存，因此，在傳送條 件下，可以禁止對(duì)時(shí)鐘 /日歷芯片的錯(cuò)讀。 8563時(shí)鐘芯片在本設(shè)計(jì)中具有以下功能： 1. 定時(shí)器功能 8位的倒計(jì)數(shù)器地址（ 0FH ）由定時(shí)器控制寄存器地址 0EH控制，定時(shí)器控制寄存器用于設(shè)定定時(shí)器的頻率（ 4096， 64， 1 或 1/60Hz ）以及設(shè)定定時(shí)器有效或無效定時(shí)器從軟件設(shè)置的 8 位二進(jìn)制數(shù)倒計(jì)數(shù)每次倒計(jì)數(shù)結(jié)束定時(shí)器設(shè)置標(biāo)E 網(wǎng)校免費(fèi)網(wǎng)上共享學(xué)習(xí)平臺(tái) 志位 TF，定時(shí)器標(biāo)志位 TF只可以用軟件清除， TF用于產(chǎn)生一個(gè)中斷（ /INT ）每個(gè)倒計(jì)數(shù)周期產(chǎn)生一個(gè)脈沖作為中斷信號(hào) TI/TP 控制中斷產(chǎn)生的條件。當(dāng)讀定時(shí)器時(shí)返回當(dāng)前 倒計(jì)數(shù)的數(shù)值。 輸出 管腳 CLKOUT可以輸出可編程的方波。 CLKOUT 頻率寄存器地址 0DH，決定方波的頻率， CLKOUT可以輸出 ( 缺省值 )， 1024， 32， 1Hz 的方波。 CLKOUT為開漏輸出管腳，上電時(shí)輸出有效，無效時(shí)輸出為高阻抗。 8563包含一個(gè)片內(nèi)復(fù)位電路，當(dāng)振蕩器停止工作時(shí)，復(fù)位電路開始工作，在復(fù)位狀態(tài)下， I2C總線初始化，寄存器 TF、 VL、 TD TD0、 TESTC、 AE 被置邏輯 1，其它的寄存器和地址指針被 清 0。 8563內(nèi)嵌掉電檢測(cè)器，當(dāng) VDD低于 Vlow時(shí) ,位 VL（ Voltage Low,秒寄存器的位7）被置 1，用于指明可能產(chǎn)生不準(zhǔn)確的時(shí)鐘 /日歷信息， VL標(biāo)志位只可以用軟件清除，當(dāng) VDD慢速降低（例如以電池供電）達(dá)到 Vlow時(shí)，標(biāo)志位 VL被設(shè)置，這時(shí)可能會(huì)產(chǎn)生中斷。 8563有 16個(gè)寄存器，其中 00H01H為控制方式寄存器、 09H0CH為報(bào)警功能寄存器、 0DH為時(shí)鐘輸出寄存器、 0EH和 0FH為定時(shí)器功能寄存器、 02H08H為秒年時(shí)間寄存器。 （ POR）替換模式 POR 的持續(xù)時(shí)間直接與振蕩器的起動(dòng)時(shí)間有關(guān)。一種內(nèi)嵌的長(zhǎng)時(shí)間起動(dòng)的電路可使 POR失效，這樣可使設(shè)備測(cè)試加速。這種模式的設(shè)定要求 I2C總線管腳 SDA和 SCL的信號(hào)波形如下圖所示，圖中所有的時(shí)間值為所需的最小值。 當(dāng)進(jìn)入替換模式時(shí)，芯片立即停止復(fù)位，操作通過 I2C總線進(jìn)入 EXT__CLK 測(cè)試模式。設(shè)置位 TESTC邏輯可消除替換模式，再次進(jìn)入替換模式只有在設(shè)置 TESTC為邏輯 1后進(jìn)行。在普通模式時(shí)設(shè)置 TESTC為邏輯 0沒有意義，除非想阻止進(jìn)入 POR 替換模式。 可編程并行接口 8255 為了連接鍵盤、顯示器等并行輸入輸出的外圍設(shè)備，采用可編程并行接口 8255 來實(shí)現(xiàn) AT89C51 單片機(jī)并行接口擴(kuò)展。 8255 的內(nèi)部結(jié)構(gòu)及管腳功能 8255 是 Intel 公司生產(chǎn)的一種通用的可編程的 并行接口電路。它有三個(gè)八 位并行 I/O 口。其各口功能可由軟件選擇，使用靈活，通用性強(qiáng)。 內(nèi)部結(jié)構(gòu)圖如圖 36所示 : 一、 8255 的引腳功能 : (1)CPU 與 8255 交換數(shù)據(jù)引腳 DO~D7:接數(shù)據(jù)總線。 /CS:片選。 E 網(wǎng)校免費(fèi)網(wǎng)上共享學(xué)習(xí)平臺(tái) /RD、 /WR:讀、寫線。 AO、 Al:內(nèi)部寄存器尋址。 (2)與 I/O 設(shè)備交換數(shù)據(jù)引腳 APO~PA:7A 口的 8位輸入 /輸出線。 PBO~PB:7B 口的 8位輸入 /輸出線。 PCO~PC7:作為 8 位輸入 /輸出線 。 作為兩個(gè) 4位輸入 /輸出線 :PCO~PC PC4~PC7。 可對(duì)每一位實(shí)現(xiàn)按位 “置位”或“復(fù)位”控制 : 作為 8255 的狀態(tài)口 。 專用聯(lián)絡(luò)信號(hào)線。 圖 36 8255內(nèi)部結(jié)構(gòu)圖 二、 8255 操作方式 8255 有 3 種工作方式可選擇，即方式 0、方式 方式 2。 0 的基本功能 : 兩個(gè) 8位口，兩個(gè) 4位口 。 任一端口可以作為輸入輸出 。 輸出是鎖存的 。 輸入是不鎖存 。 輸入輸出有 16 種不同的組合。 1 的基本功能 : 用作一個(gè)或兩個(gè)選通端口 。 每一個(gè)端口包含 8 位的數(shù)據(jù)端口，三條控制線，提供中斷邏輯 。 任一端口都可作為輸入或輸出 。 若只有一個(gè)端口工作于方式 1，余下的其它位可以工 作在方式 0。 若兩個(gè)端口都工作于方式 1，端口 C還留下兩位，這兩位可以用作輸入 輸出，也具有置位 /復(fù)位功能。 2 的主要功能 : 方式 2只用于端口 A。 一個(gè) 8位的雙向總線端口 A和一個(gè) 5位控制端口 C。 輸出和輸出是鎖存的 。 5位控制端口是控制 A口的。 這些操作方式可以由 CUP輸出到 8255的控制字來選擇。在 8255芯片工作前， 首先向 8255 的控制寄存器中輸入控制字。 E 網(wǎng)校免費(fèi)網(wǎng)上共享學(xué)習(xí)平臺(tái) 第 4 章 系統(tǒng)硬件設(shè)計(jì) 最小系統(tǒng) 單片機(jī)最小系統(tǒng)，是指能維持單片機(jī)運(yùn)行的最簡(jiǎn)單配置的系統(tǒng)。這種系統(tǒng)成本低廉、結(jié)構(gòu)簡(jiǎn)單，常用來構(gòu)成 簡(jiǎn)單的控制系統(tǒng)。 晶振系統(tǒng) 本設(shè)計(jì)采用 PCF8563 作為芯片。它在系統(tǒng)中的作用是設(shè)定，例如：可以設(shè)定時(shí)、分、秒。計(jì)價(jià)器在出租車空車行駛時(shí)需要顯示實(shí)時(shí)時(shí)鐘 ,因?yàn)樗臅r(shí)鐘是作為白天 / 晚上單價(jià)自動(dòng)轉(zhuǎn)換的一個(gè)基準(zhǔn) ,而且計(jì)價(jià)器的時(shí)鐘顯示能為司機(jī)和乘客提供方便 ,所以選擇一個(gè)好的時(shí)鐘芯片對(duì)計(jì)價(jià)器很重要。 時(shí)鐘可提供秒、分、時(shí)，通過設(shè)置 8563 的控制 /狀態(tài)寄存器選擇，時(shí)鐘方式經(jīng)過初始校準(zhǔn)后即可工作使用。 PCF8563是 PHILIPS公司推出的一款工業(yè)級(jí)內(nèi)含 I2C總線接口功能的具有極低功耗的多功能時(shí) 鐘 /日歷芯片 I2C總線通訊方式不但使外圍電路及其簡(jiǎn)潔而且也增加了芯片的可靠性同時(shí)每次讀寫數(shù)據(jù)后內(nèi)嵌的字地址寄存器會(huì)自動(dòng)產(chǎn)生增量當(dāng)然作為時(shí)鐘芯片 。 PCF8563是一款性價(jià)比極高的時(shí)鐘芯片它已被廣泛用于電表水表氣表電話傳真機(jī)便攜式儀器以及電池供電的儀器儀表等產(chǎn)品領(lǐng)域 電路連接圖如 圖 41 所示 ： 1 2 3 4 5 6ABCD654321DCBAT i t l eN u m be r R e v i s i o nS i z eBD a t e : 1 7 J u n 2 0 09 S he e t o f F i l e : C : \ D o c u m e n t s a n d S e t t i n gs \ O w n e r .L E N O V O D 3 B A 8 67 F \桌面 \ t i a n .d dbD r a w n B y:GND4I N T3O S C O2O S C1S D A5S C L6C O U T7V C C8U88 56 3R71 0KR61 0KV C CC21 5P FC10 .1 u FY27 2. 7 68 K H ZBTB A T T E R YP 1. 1P 1. 2V C CD11 N 41 4 8D21 N 41 4 8 圖 41 8563晶振電路 E 網(wǎng)校免費(fèi)網(wǎng)上共享學(xué)習(xí)平臺(tái) 復(fù)位電路 單片機(jī)在啟動(dòng)運(yùn)行時(shí)都需要進(jìn)行復(fù)位操作，以便使 CPU 和系統(tǒng)中的其它部件都處于某一確定的初始狀態(tài)，并從這個(gè)狀態(tài)開始工作。 AT89C51 單片機(jī)有一個(gè)引腳 RST，它是施密特觸發(fā)器的輸入端，其輸出端接復(fù)位電路的輸入。 復(fù)位信號(hào)是高電平有效，其有效時(shí)間應(yīng)持續(xù) 24 個(gè)振蕩脈沖周期（即二個(gè)機(jī)器周期）以上，若使用頻率為 6MHz 的晶振，則復(fù)位信號(hào)持續(xù)時(shí)間應(yīng)超過 4μ s才能完成復(fù)位操作。復(fù)位之后，使 ALE、 PSEN、 P0、 P P2口的輸出均為高電平（即為輸入狀態(tài)），復(fù)位后，內(nèi)部寄存器的狀態(tài)如表 1 所示。 RST 變?yōu)榈碗娖胶?，便又退出?fù)位狀態(tài)。 CPU 從初始化工作，由狀態(tài)表可知，復(fù)位后：程序寄存器為 0000H 開始執(zhí)行程序，內(nèi)部 RAM不受復(fù)位影響。 復(fù)位有電復(fù)位和按鍵手動(dòng)復(fù)位兩種。按 鍵手動(dòng)復(fù)有電平方式和脈沖方式兩種。本次設(shè)計(jì)中，為方便人的操作，采用按鍵手動(dòng)復(fù)位的按鍵電平復(fù)位。其 復(fù)位電路如下表示： 表 41 復(fù)位電路表 復(fù)位電路連接圖如下： PC 0000H TCON 00H ACC 00H TL0 00H PSW 00H TH0 00H SP 07H TL1 00H DPTR 0000H TH1 00H P0P3 0FFH SCON 00H IP XX000000H SBUF 00H IE 0X000000H PCON 不定 TMOD 00H 0XXX0000B E 網(wǎng)校免費(fèi)網(wǎng)上共享學(xué)習(xí)平臺(tái) 圖 42 復(fù)位電路連接圖 時(shí)鐘電路模塊 圖 43 時(shí)鐘電路連接圖 E 網(wǎng)校免費(fèi)網(wǎng)上共享學(xué)習(xí)平臺(tái) 時(shí)鐘電路產(chǎn)生的振蕩脈沖經(jīng)過觸發(fā)器進(jìn)行二分頻之后，才能為單片機(jī)的時(shí)鐘脈沖信號(hào)。一般電容 C3 和 C4 取 30uF 左右。晶體振蕩頻率范圍是 — 12MHz。晶體振蕩頻率高，則系統(tǒng)的時(shí)鐘頻率也高，單片機(jī)運(yùn)行也就快，但反過來運(yùn)行速度快對(duì)存儲(chǔ)器的速度要求就高，對(duì)印刷電路板的工藝要求也高（線間寄生電容要?。Ｔ诒敬卧O(shè)計(jì)中，我們選取晶振頻率為 6MHz,C1 和 C2 的值均為 30uF。 掉電存儲(chǔ)模塊 利用 I2C 總線原理接線，采用掉電保護(hù)單元 AT24C02。數(shù)據(jù)存儲(chǔ)部分的作用是在電源斷開時(shí) ,存儲(chǔ)當(dāng)前設(shè)定的單價(jià)信息。 電路連接情況如 圖 44 所 示： 圖 44 掉電存儲(chǔ)電路連接圖 AT24C02 的引腳功能和意義如下： ： +5V 電源。 ：地線。 ：串行時(shí)鐘輸入端。在時(shí)鐘上升沿把數(shù)據(jù)寫入 EEPROM；在時(shí)鐘為下降沿時(shí)把數(shù)據(jù)從 EEPROM 中讀出來。 ：串行數(shù)據(jù) I/O 端，用于輸入和輸出串行數(shù)據(jù)。由于在 EEPROM 內(nèi)部，SCL 和 SDA 是漏極開路結(jié)構(gòu)的，所以，使用時(shí)需要外接上拉電阻。 ， A1， A2：是芯片引腳。 WP：寫保護(hù)端。通過此引腳可提供硬件數(shù)據(jù)保護(hù)。當(dāng)把 WP 接地時(shí)，允許芯片執(zhí)行一般讀寫操作；當(dāng)把 WP接到 VCC 時(shí)，則對(duì)芯片實(shí)施寫保護(hù)。 WP接地是因?yàn)?WP為寫保護(hù)引腳，由于 AT24C02 不具有寫保護(hù)功能，所經(jīng)該引腳接地。 時(shí)鐘信號(hào)線 SCL 與數(shù)據(jù)線 SDA 需外接 ,其作用是減少 A T24C02 的靜態(tài)功耗 ,AT24C02 采用 I2C 總線與 AT89C51 相連 ,AT89C51 的 作為它的串行時(shí)鐘線 , 作為它的串行數(shù)據(jù)線。當(dāng)通過按鍵設(shè)定一次數(shù)據(jù)完畢后 (如 :晝夜單價(jià)、等候時(shí)間、起租里程、起租金額等 ) ,系統(tǒng)就自動(dòng)調(diào)用 存儲(chǔ)程序 ,將數(shù)據(jù)信息保存在芯片內(nèi) 。當(dāng)系統(tǒng)重新上電時(shí) ,自動(dòng)調(diào)用讀存儲(chǔ)器程序 ,將存儲(chǔ)器內(nèi)的數(shù)據(jù)信息 ,讀到緩存單元中 ,供主程序使用，保存在 AT24C02 中的數(shù)據(jù)是不能隨意進(jìn)行改動(dòng)的 ,此外出租車營(yíng)運(yùn)過程中的一些營(yíng)運(yùn)數(shù)據(jù) ,如 :單次出租E 網(wǎng)校免費(fèi)網(wǎng)