【正文】 腳功能介紹（如圖 312所示）圖 312 DAC0832管腳圖(1) DI7～DI0：8 位的數(shù)據(jù)輸入端，DI7 為最高位。(2) IOUT1：模擬電流輸出端 1，當 DAC寄存器中數(shù)據(jù)全為 1時，輸出電流最大，當 DAC寄存器中數(shù)據(jù)全為 0時，輸出電流為 0。(3) IOUT2：模擬電流輸出端 2， IOUT2 與 IOUT1的和為一個常數(shù)，即IOUT1＋IOUT2＝常數(shù)。(4) RFB：反饋電阻引出端，DAC0832 內(nèi)部已經(jīng)有反饋電阻，所以 RFB 端可以直接接到外部運算放大器的輸出端，這樣相當于將一個反饋電阻接在運算放大器的輸出端和輸入端之間。湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）19(5) VREF：參考電壓輸入端，此端可接一個正電壓，也可接一個負電壓，它決定 0至 255的數(shù)字量轉(zhuǎn)化出來的模擬量電壓值的幅度，VREF 范圍為(+10～10)V。VREF 端與D/A內(nèi)部 T形電阻網(wǎng)絡(luò)相連。(6) Vcc：芯片供電電壓，范圍為(+5~ 15)V。(7) AGND：模擬量地，即模擬電路接地端。(8) DGND：數(shù)字量地。 當 WR2和 XFER同時有效時，8 位 DAC寄存器端為高電平“1”，此時 DAC寄存器的輸出端 Q跟隨輸入端 D也就是輸入寄存器 Q端的電平變化；反之，當端為低電平“0”時，第一級 8位輸入寄存器 Q端的狀態(tài)則鎖存到第二級 8位 DAC寄存器中，以便第三級 8位DAC轉(zhuǎn)換器進行 D/A轉(zhuǎn)換。一般情況下為了簡化接口電路，可以把和直接接地，使第二級 8位 DAC寄存器的輸入端到輸出端直通，只有第一級 8位輸入寄存器置成可選通、可鎖存的單緩沖輸入方式。 特殊情況下可采用雙緩沖輸入方式，即把兩個寄存器都分別接成受控方式制作低頻信號發(fā)生器有許多方案：主要有單緩沖方式，雙緩沖方式和直通方式。單緩沖方式具有適用于只有一路模擬信號輸出或幾路模擬信號非同步輸出的情形的優(yōu)點，但是電路線路連接比較簡單。而雙緩沖方式適用于在需要同時輸出幾路模擬信號的場合，每一路模擬量輸出需一片 DAC0832芯片，構(gòu)成多個 DAC0832同步輸出電路，程序簡單化，但是電路線路連接比較復雜。根據(jù)以上分析，我們的課題選擇了單緩沖方式使用方便，程序簡單，易操作。DAC0832主要是用于波形的數(shù)據(jù)的傳送，是本題目電路中的主要芯片一、D/A 轉(zhuǎn)換器的性能指標：：輸出模擬電壓應(yīng)能區(qū)分 0～2n1 共 2n個輸入數(shù)字量。表示方法：（1）用輸入二進制數(shù)的位數(shù)表示；如 8位。（2) 用輸出模擬電壓的最小值與最大值的比值表示。指最小輸出電壓和最大輸出電壓之比。DAC0808 的分辨率為 1/256。2．精度：DAC 實際輸出電壓與理想的輸出電壓的偏差。 DAC0808 的最大滿刻度偏差為+1LSB 。3．線性度：DAC 實際傳輸特性曲線與理想的傳輸特性曲線的偏差。 DAC0808 的最大誤差為+% 。4．溫度靈敏度：在輸入不變的情況下，輸出模擬電壓隨溫度變化產(chǎn)生的變化量。一般用滿刻度輸出條件下溫度每升高 1℃，輸出電壓變化的百分數(shù)作為溫度系數(shù)。5．轉(zhuǎn)換速度：用完成一次轉(zhuǎn)換所需的時間——建立時間 Tset來衡量。建立時間：輸入信號從開始變化到輸出電壓進入與穩(wěn)態(tài)值相差 1/2LSB范圍以內(nèi)的時間。輸入信號由全 0變?yōu)槿?1所需時間最長。當外接運放時，轉(zhuǎn)換時間還應(yīng)加上運放的上升（下降）時間。湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）20 （3—2）????ROsTRSVtmaxmax??式中 為轉(zhuǎn)換時間 ， 為建立時間， 輸出最大電壓值， 為運放輸出轉(zhuǎn)st??maxoVRS換速率。二、D/A 轉(zhuǎn)換器的分類D/A轉(zhuǎn)換器的品種繁多、性能各異。按輸入數(shù)字量的位數(shù)分：8 位、10 位、12 位和16位等；按輸入的數(shù)碼分：二進制方式和 BCD碼方式；按傳送數(shù)字量的方式分：并行方式和串行方式；按輸出形式分：電流輸出型和電壓輸出型，電壓輸出型又有單極性和雙極性；按與單片機的接口分：帶輸入鎖存的和不帶輸入鎖存的。三、雙極性輸出實現(xiàn)Iout1Iout2VfbDAC0832U1567B1098CR2=RR1=2RR3=2RRVout2Vref=(字字 字128)/128+5VVout1I1I2圖 313 D/A轉(zhuǎn)換器雙極性輸出電路圖 313中，運算放大器 A2的作用是把運算放大器 A1的單向輸出電壓轉(zhuǎn)換成雙向輸出電壓。其原理是將 A2的輸入端 Σ 通過電阻 R1與參考電壓 VREF相連，VREF 經(jīng) R1向A2提供一個偏流 I1，其電流方向與 I2相反，因此運算放大器 A2的輸入電流為 II2之代數(shù)和。則 D/A轉(zhuǎn)換器的總輸出電壓為： URWVUREF???211 （11）5639。nD （12）REF為 DAC0832提供的參考電壓，39。nD輸入的波形數(shù)據(jù)。由上兩式可得： )1256(25639。39。211 RDWVRVUnREFEF ???????? （13）取 21，當 039。?n時， 21U?； 839。n時， 01?U； 2539。n時，WREF??。湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）21由上述分析可看出，39。nD取不同數(shù)據(jù)時（0～255） ，可得對稱的雙極性波形輸出。再取 1RW?，則式（11）可表示為： )128(39。1???REFVU 由上式可知，輸出信號的幅度受 REFV的改變而改變 系統(tǒng)控制電路設(shè)計系統(tǒng)控制電路主要是根據(jù)是否需要相位調(diào)制及頻率調(diào)制，系統(tǒng)時鐘是否需要分頻得到所需的基準時鐘，頻率碼的輸入方式是串行、并行還是微機接口方式，如何控制輸出等具體要求而設(shè)計的,其功能實現(xiàn)見圖 。 單片機與 FPGA的接口設(shè)計 在功能上,單片機與 FPGA有很強的互補性。單片機具有性價比高、功能靈活、易于人機對話、良好的數(shù)據(jù)處理能力等特點；FPGA 則具有高速、高可靠性以及開發(fā)便捷、規(guī)范等優(yōu)點。用這兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。MCS51單片機(8051)系統(tǒng)是整個硬件系統(tǒng)的核心，其引腳如圖 ，它既是協(xié)調(diào)整機工作的控制器，又是數(shù)據(jù)處理器，其內(nèi)部資源分配和性能如下：8 位 CPU、尋址能力達 264K；4KB 的 ROM和 128字節(jié) RAM；4 個 8位 I/O接口電路；一個串行全雙工異步接口；5 個中斷源和兩個中斷優(yōu)先級。圖 8051的引腳圖湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）22單片機的功能主要是傳送頻率控制字 K1和相位控制字 K2給 FPGA處理；生成波形表存儲于 EEPROM中；控制鍵盤的寫入和 LED的顯示；控制 DAC0832進行幅值轉(zhuǎn)換。在每次加電前都要通過單片機初始化，將寫好的程序加載在信號產(chǎn)生系統(tǒng)上，然后把從鍵盤上輸入的數(shù)據(jù)送到中央處理芯片上，信號通過低通濾波器輸出的同時，LED 數(shù)碼管顯示信號的頻率和相位差。單片機與 FPGA的接口方式一般有兩種，即總線方式與獨立方式。因為單片機以總線方式與 FPGA進行數(shù)據(jù)與控制信息通信有許多優(yōu)點，如速度快；節(jié)省 PLD芯片的 I/O口線；編程簡捷，控制可靠；另外在 FPGA中通過邏輯切換，單片機易于與 SRAM或 ROM接口。故單片機與 FPGA的接口方式選用總線方式。FPGA 與單片機的總線接口如圖 ，其外部接口和 VHDL設(shè)計見附錄 2。圖 FPGA與單片機的總線接口MCS51單片機的總線接口方式工作時序如圖 ，它以總線方式與 FPGA進行數(shù)據(jù)與控制信息通信，其通信工作時序是純硬件行為，只需一條單字節(jié)指令就能完成所需的讀寫時序，如：MOVX @DPTR, A。 MOVX A, @DPTR根據(jù)時序圖 FPGA以總線方式通信的邏輯結(jié)構(gòu)。其時序電平變化速度與單片機工作時鐘頻率有關(guān)。圖 MCS51單片機總線接口方式工作時序圖中，ALE 為地址鎖存使能信號，利用其下降沿將低 8位地址鎖存于 FPGA中的地址鎖存器（LATCH_ADDRES）中；當 ALE將低 8位地址通過 P0鎖存的同時，高 8位地址已穩(wěn)湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）23定建立于 P2口，單片機利用讀指令允許信號 PSEN的低電平從外部 ROM中將指令從 P0口讀入，由時序圖可見，其指令讀入的時機是在 PSEN的上升沿之前。然后由 P2口和 P0口分別輸出高 8位和低 8位的數(shù)據(jù)地址，并由 ALE的下降沿 P0口的低 8位地址鎖存于地址鎖存器。若需從 FPGA中讀出數(shù)據(jù)，單片機則通過指令“MOVX A，@DPTR”使 RD信號為低電平,由 P0口將圖 LATCH_IN1中的數(shù)據(jù)讀入累加器 A。若要將累加器 A的數(shù)據(jù)寫入 FPGA,則需通過指令”MOVX @DPTR,A”和寫允許信號 WR。這時，DPTR 的高 8位和低 8位數(shù)據(jù)作為高、低 8位地址分別向 P2和 P0口輸出，最后由 WR的低電平結(jié)合譯碼，將累加器 A的數(shù)據(jù)寫入圖中相關(guān)的鎖存器。 外圍電路設(shè)計在設(shè)計中除單片機和 FPGA之外，還需要很多外圍電路來提供時鐘源和波形調(diào)整等，以下將簡要介紹各外圍電路的設(shè)計及參數(shù)選擇。 晶體振蕩電路 設(shè)計中取 64個點組成一個周期的波形，且頻率最小步進定為 20HZ，這樣需要產(chǎn)生1280HZ的方波作為鎖相環(huán)電路的輸入。將 ，即可得到頻率為 1280HZ的方波 f1,如圖 。圖 晶體振蕩電路 地址計數(shù)脈沖產(chǎn)生電路由于一個周期我們?nèi)〉氖?64個樣點，最小步進 20HZ，因此如果計數(shù)器的計數(shù)脈沖頻率為 1280HZ，D/A 轉(zhuǎn)換器就會輸出 20HZ的波形。這樣若要得到頻率為 F0（F0 為 20的倍數(shù)）赫茲的波形，只要輸入頻率為 64F0（HZ）的計數(shù)脈沖即可。例如要得到 20HZ的正弦波，計數(shù)脈沖頻率應(yīng)為 1280HZ；要得到頻率為 20KHZ的正弦波，計數(shù)頻率應(yīng)為。電路設(shè)計如圖 ，1280HZ 的方波信號作為鎖相環(huán)頻率合成器 4046的基準時鐘，并配以可編程計數(shù)器 8254實現(xiàn)基準時鐘頻率的 2～62500 倍頻，這樣就得到了地址計數(shù)器脈沖 f2。圖 地址計數(shù)脈沖產(chǎn)生電路湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）24 幅度控制電路波形的幅度控制利用帶寬 1MHZ的 DAC0832控制，利用 DAC0832內(nèi)部的分壓網(wǎng)絡(luò)，將經(jīng) DDS產(chǎn)生的波形作為 DAC0832的基準電壓，由單片機控制輸入的數(shù)字量，從而實現(xiàn)步進 ，幅值范圍 ～5V。如圖 。圖 幅度控制電路湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）25 單片機外擴展存儲器電路采用外部存儲器 6264（SRAM：8KRAM）和 2817（EEPROM：2KROM），通過總線隔離的辦法實現(xiàn)，電路如圖 。圖 外擴存儲器電路 濾波、緩沖輸出電路D/A輸出后，通過濾波電路、輸出緩沖電路，使信號平滑且具有負載能力。濾波采用二階巴特沃茲低通濾波器，其幅度函數(shù)是單調(diào)下降的，且 n階巴特沃茲低通濾波器的前（2n1）階導數(shù)在 ω=0 處為零，所以它又稱為最大平坦幅度濾波器[24]。由于本設(shè)計要求濾波的分量主要為由 D/A產(chǎn)生的高頻分量，和要保留的頻率（小于 20KHZ）相差很遠，所以濾波器在通帶內(nèi)的平坦程度比其衰減陡度更為重要。另外，巴特沃茲低通濾波器也不像其它濾波器對元件值要求那么苛刻，因為在截止頻率附近，頻率響應(yīng)鈍化可能是這些濾波器在要求銳截止的地方不合要求。設(shè)計中主要是頻率為≤20KHZ 的正弦波。運放選用寬帶運放 LF351，電路設(shè)計如圖 。正弦波的輸出頻率小于 ，為保證 ，又要盡可能抑制諧波和高頻噪聲，綜合考慮?。篟1=1KΩ，R2=1KΩ，C1=100pF,C=100pF。圖 濾波、緩沖電路湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）26 鍵盤和顯示控制電路采用通用鍵盤接口芯片 8279，通過 74LS373和 74LS377與單片機的 P0口相連,控制44陣列鍵盤和 4個數(shù)碼管顯示的鍵盤顯示模塊,用掃描方式由 8279得到鍵盤碼，由中斷服務(wù)程序把數(shù)據(jù)送給單片機，以實現(xiàn)系統(tǒng)控制和顯示功能。此方案不用單片機掃描，占用資源少，電路見附錄 1。用四個 LED進行顯示，這種方案的缺點是不能適時顯示，但也能滿足設(shè)計要求。 本方案采用單片機控制, 由 4511驅(qū)動 4個共陰極數(shù)碼管 LED進行動態(tài)顯示相位和頻率。湖南工業(yè)大學本科畢業(yè)設(shè)計（論文）27結(jié)束語通過幾周的畢業(yè)設(shè)計，我從中認識到了一個真正的自我。這幾周的時間里，我利用圖書館的豐富資源，查閱與其有關(guān)的書籍；利用網(wǎng)絡(luò)資源搜索一些相關(guān)的知識。在指導老師的大力支持下，在同學們的熱情幫助下，通過自我的不懈努力，順利的完成了畢業(yè)論文——基于DDS的信號發(fā)生器的設(shè)計。通過本次的設(shè)計，我學到了更為有趣的知識，自己的知識面也得到了進一步的擴展。通過本次的設(shè)計，我深深的感悟到了團隊合作的重要性。我們每一個人不可以孤立的存在于社會中。學會團結(jié)合作，是我們每一個人的必修課。在本次的畢業(yè)論文設(shè)計過程中，同指導老師共同商量設(shè)計思路；和同學們共同討論、解決問題……這都是團隊合作精神的體現(xiàn)。設(shè)計中我完成了各個模塊功能的設(shè)計。但是這只是成功路上的一小步，我們還可以在此基礎(chǔ)上附加一些其他的功能