確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則(已改無錯(cuò)字)
2023-02-13 15:26:59 本頁面
【正文】 在這個(gè)設(shè)計(jì)階段，要從 IC 供貨商那里獲得合適的仿真模型。為了有效的覆蓋 SI 仿真，你將需要一個(gè) SI 仿真程序和相應(yīng)的仿真模型 ( 可能是 IBIS 模型 ) 。 最后，在預(yù)布線和布線階段你應(yīng)該建立一系列設(shè)計(jì)指南，它們包括︰目標(biāo)層阻抗、布線間距、傾向采用的器件工藝、重要節(jié)點(diǎn)拓?fù)浜投私右?guī)劃。 7 、預(yù)布線階段 預(yù)布線 SI 規(guī)劃的基本過程是首先定義輸入?yún)?shù)范圍 ( 驅(qū)動(dòng)幅度、阻抗、跟蹤速度 ) 和可能的拓?fù)浞秶?( 最小 / 最大長度、短線長度等 ) ，然后運(yùn)行每一個(gè)可能的仿真組合，分析時(shí)序和 SI 仿真結(jié)果，最后找到可以接受的數(shù)值范圍。 接著，將工作范圍解釋為 PCB 布線的布線約束條件?？梢圆捎貌煌浖ぞ邎?zhí)行這種類型的“清掃”準(zhǔn)備工作，布線程序能夠自動(dòng)處理這類布線約束條件。對(duì)多數(shù)用戶而言，時(shí)序信息實(shí)際上比 SI 結(jié)果更為重要，互連仿真的結(jié)果可以改變布線，從而調(diào)整信號(hào)通路的時(shí)序。 在其它應(yīng)用中，這個(gè)過程可以用來確定與系統(tǒng)時(shí)序指針不兼容的引腳或者器件的布局。此時(shí)，有可能完全確定需要手工布線的節(jié)點(diǎn)或者不需要端接的節(jié)點(diǎn)。對(duì)于可編程器件和 ASIC 來說，此時(shí)還可以調(diào)整輸出驅(qū)動(dòng)的選擇，以便改進(jìn) SI 設(shè)計(jì)或避免采用離散端接器件。 8 、布線后 SI 仿真 一般來說， SI 設(shè)計(jì)指導(dǎo)規(guī)則很難保證實(shí)際布線完成之后不出現(xiàn) SI 或時(shí)序問題。即使設(shè)計(jì)是在指南的引導(dǎo)下進(jìn)行，除非你能夠持續(xù)自動(dòng)檢查設(shè)計(jì)，否則，根本無法保證設(shè)計(jì)完全遵守準(zhǔn)則，因而難免出現(xiàn)問題。布線后 SI 仿真檢查將允許有計(jì)劃地打破 ( 或者改變 ) 設(shè)計(jì)規(guī)則，但是這只是出于成本考慮或者嚴(yán)格的布線要求下所做的必要工作。 現(xiàn)在，采用 SI 仿真引擎，完全可以仿真高速數(shù)字 PCB( 甚至是多板系統(tǒng) ) ，自動(dòng)屏蔽 SI 問題并生成精確的“引腳到引腳”延遲參數(shù)。只要輸入信號(hào)足夠好，仿真結(jié)果也會(huì)一樣好。這使得器件模型和電路板制造參數(shù)的精確性成為決定仿真結(jié)果的關(guān)鍵因素。很多設(shè)計(jì)工程師將仿真“最小”和“最大”的設(shè)計(jì)角落，再采用相關(guān)
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1