模擬電子電路組合邏輯電路2-閱讀頁
2025-02-15 15:06本頁面
【正文】 組合邏輯電路一、加法器 (一 ) 加法器基本單元半加器 Half Adder，簡稱 HA。1011010101100000CiSiBiAi輸 出輸 入AiBiSiCiCO∑ 組合邏輯電路全加器 Full Adder，簡稱 FA。1111110011101010100110110010100110000000CiSiCi1BiAi輸 出輸 入AiBiSiCiCO∑CICi1 組合邏輯電路 (二 ) 多位加法器 實現(xiàn)多位加法運算的電路 其低位進位輸出端依次連至相鄰高位的進位輸入端，最低位進位輸入端接地。運算速度較慢。各位運算并行進行。串行進位加法器超前進位加法器 組合邏輯電路串行進位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CI加數(shù) A 輸入加數(shù) B 輸入 低位的進位輸出 CO 依次加到相鄰高位的進位輸入端 CI 。 用于比較兩個數(shù)的大小。例如 比較 A = A3A2A1A0 和 B = B3B2B1B0 的大小： 若 A3 B3，則 A B；若 A3 B3，則 A B；若 A3 = B3，則需比較次高位。 依次類推，直至最低位比較結(jié)束。 組合邏輯電路中的競爭冒險 組合邏輯電路一、競爭冒險現(xiàn)象及其危害 當(dāng)信號通過導(dǎo)線和門電路時，將產(chǎn)生時間延遲。 邏輯門因輸入端的 競爭而導(dǎo)致輸出產(chǎn)生 不應(yīng)有的尖峰干擾脈沖的現(xiàn)象，稱為冒險。正尖峰脈沖冒險舉例G2G1AYY=A+AA理想考慮門延時AY11AY1tpdG2G1AYY=A1. 加封鎖脈沖2. 加選通脈沖3. 修改邏輯設(shè)計4. 接入濾波電容消除冒險的方法： 組合邏輯電路本章小結(jié)數(shù)據(jù)選擇器的作用 是 根據(jù)地址碼的要求，從多路輸入信號中選擇其中一路輸出。加法器 用于實現(xiàn)多位加法運算，其單元電路有半加器和全加器；其集成電路主要有 串行進位加法器和超前進位加法器。 以 MSI 組件為基本單元的電路設(shè)計，其最簡含義是： MSI 組件個數(shù)最少，品種最少，組件之間的連線最少。 用于實現(xiàn)組合邏輯電路的 MSI 組件主要有譯碼器和數(shù)據(jù)選擇器。 組合邏輯電路謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAIT
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1