存儲器復(fù)雜可編程邏輯器和現(xiàn)場可編程門陣列-閱讀頁
2025-01-08 21:49本頁面
【正文】 Ⅳ Y0 Y1 Y2 Y3 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 ┇ 1 1 1 1 1 1 1 1 1 1 1 1 1 6000H 6001H 6002H ┇ 7FFFH A12? A0 CE WE D7? D0 8K ? 8 位 （ Ⅳ ） 8K ? 8 位 （ Ⅲ ） 8K ? 8 位 （ Ⅱ ） 8K ? 8 位 （ Ⅰ ） D7? D0 A12? A0 WE A1 A0 A14 A13 EN Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139 A12? A0 CE WE D7? D0 A12? A0 CE WE D7? D0 A12? A0 CE WE D7? D0 字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制存儲器芯片的片選輸入端來實(shí)現(xiàn)。 PLD的基本結(jié)構(gòu) 輸出 或門陣列 與門陣列 輸入 B A Y Z (b ) 與門 陣列 或門 陣列 乘積項(xiàng) 和項(xiàng) 互補(bǔ) 輸入 PLD的 邏輯符號表示方法 (1) 連接的方式 硬線連接單元 被編程接通單元 被編程擦除單元 (2)基本門電路的表示方式 F1=A?B?C 與門 或門 A B C D F1 A B C L A B C ≥1 L D F1=A+B+C+D L 4 A B A B L 3 A B A B L 3 A B A B A A A A EN EN 三態(tài)輸出緩沖器 輸出恒等于 0的與門 輸出為 1的與門 A A A 輸入緩沖器 (2)基本門電路的表示方式 PLD的分類 PROM PLA PAL GAL 低密度可編程邏輯器件 （ LDPLD） EPLD CPLD FPGA 高密度可編程邏輯器件 （ HDPLD） 可編程邏輯器件 （ PLD） ? 按集成密度劃分為 ? 按結(jié)構(gòu)特點(diǎn)劃分 ? 基于與或陣列結(jié)構(gòu)的器件 —— 陣列型 ? PROM,EEPROM ? PAL,GAL(簡單 PLD) ? CPLD復(fù)雜可編程器件 ? 基于門陣列結(jié)構(gòu)的器件 —— 單元型 ? FPGA現(xiàn)場可編程門陣列 PLD中的三種與、或陣列 與陣列 B A L 1 L 0 可編程 或陣列 固定 與陣列、或陣列 均可編程 (PLA) 與陣列固定，或陣 列可編程 (PROM) 與陣列可編程，或 陣列固定 (PAL和 GAL等 ) 與陣列 B A L 1 L0 可編程 或陣列 可編程 與陣列 B A L 1 L0 或陣列 可編程 固定 ?按陣列型中的與、或陣列是否編程分將其細(xì)分為三種 按編程工藝分類 ? 熔絲或反熔絲編程器件 —— Actel公司的 FPGA器件 ?體積小、集成度高、速度高、易加密、抗干擾、耐高溫 ?只能一次編程，在設(shè)計(jì)初期階段不靈活 ? Actel推出用 Flash編程保存數(shù)據(jù)的 FPGA ? SRAM—— 大多數(shù)公司的 FPGA ?可反復(fù)編程，實(shí)現(xiàn)系統(tǒng)功能的動態(tài)重構(gòu) ?每次上電需重新下載，實(shí)際應(yīng)用時需外掛 EEPROM用于保存程序 ? EEPROM—— 大多數(shù) CPLD器件 ?可反復(fù)編程 ?不用每次上電重新下載，但相對速度慢，功耗大 大的 PLD生產(chǎn)廠家 復(fù)雜可編程邏輯器件 (CPLD) ? 與 PAL、 GAL相比， CPLD的集成度更高，有更多的輸入端、乘積項(xiàng)和更多的宏單元； ? 每個塊之間可以使用可編程內(nèi)部連線 (或者稱為可編程的開關(guān)矩陣 )實(shí)現(xiàn)相互連接。 邏輯塊 邏輯塊 邏輯塊 邏輯塊 邏輯塊 邏輯塊 邏輯塊 邏輯塊 CPLD的結(jié)構(gòu) 可 編 程 內(nèi) 部 連 線 矩 陣 I / O I / O 更多乘積項(xiàng)、更多宏單元、更多的輸入信號。 連線區(qū)的可編程連接一般由E2CMOS管實(shí)現(xiàn)。 I/O單元是 CPLD外部封裝引腳和內(nèi)部邏輯間的接口 。 I/O單元 到其他 I/ O 單元 輸入緩沖 輸出緩沖驅(qū)動 VCC I NT D1 D2 VCC I O I/ O 1 0 M 到內(nèi)部可編程連線區(qū) O U T P T OE 來自宏單元 全局輸出使能 可編程接地 可編程 上拉 擺率控制 到其他 I/ O 單元 r r r OE 數(shù)據(jù)選擇器提供 OE號。 用戶在開發(fā)軟件中輸入設(shè)計(jì)及要求。完成對電路的劃分、布局和布線 編程的實(shí)現(xiàn)：由可編程器件的開發(fā)軟件自動生成的。 將電纜接到計(jì)算機(jī)的并行口，通過編程軟件發(fā)出編程命令，將編程數(shù)據(jù)文件（ *JED）中的數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)送入芯片。 FPGA的查找表的基本原理 FPGA的查找表的基本原理 N個輸入的邏輯函數(shù)需要 2的 N次方的容量的 SRAM來實(shí)現(xiàn)，一般多輸入的查找表采用多個邏輯塊級連的方式 CPLD和 FPGA的區(qū)別 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1