【正文】 體編輯。在編輯的過程中，根據(jù)所設(shè)計(jì)的電路原理圖中各個(gè)器件的參數(shù)，在調(diào)用底層各單元時(shí)，只要在參數(shù)項(xiàng)中修改各參數(shù)，使其和電路圖中的參數(shù)一直即可。按照電路原理圖畫出所有器件所對(duì)應(yīng)的版圖，再對(duì)這些版圖進(jìn)行合理的布局。布局完成后，根據(jù)電路圖對(duì)各個(gè)器件餞行布線。在畫版圖時(shí)要按照一定的設(shè)計(jì)規(guī)則來進(jìn)行，即要通過設(shè)計(jì)規(guī)則檢查DRC（Design Rule Checking）的驗(yàn)證。即它雖然在設(shè)計(jì)規(guī)則上沒有錯(cuò)誤，但模塊內(nèi)部的連接關(guān)系可能與電路邏輯圖里面的連接關(guān)系不一致。之后，編輯好的版圖還要經(jīng)過寄生參數(shù)提取程序提取到電路中的寄生參數(shù)，在電路仿真時(shí)可以調(diào)用這些參數(shù)來進(jìn)行后模擬。：做完DRC驗(yàn)證之后就可以進(jìn)行Extract文件的提取了。：： Extract文件 LVS驗(yàn)證 LVS驗(yàn)證窗口做完DRC驗(yàn)證和提取Extract文件之后就可以間進(jìn)行LVS驗(yàn)證了。LVS完成后，可以在上面的彈出菜單中單擊Output，這時(shí)會(huì)彈出LVS的結(jié)果。第四章 BiCMOS工藝BiCMOS（bipolar plementary metal oxide semiconductor即雙極互補(bǔ)金屬氧化半導(dǎo)體）。因此BiCMOS工藝集成電路既具有MOS電路集成度高和功耗低的優(yōu)點(diǎn)，同時(shí)又具有雙極集成電路速度高和高電流驅(qū)動(dòng)能力高的優(yōu)點(diǎn)。2. P埋層與P阱之間用PBLOCOS來隔離。 BiCMOS工藝的發(fā)展與應(yīng)用近年來，隨著微電子學(xué)技術(shù)的快速發(fā)展以及集成電路應(yīng)用領(lǐng)域的不斷擴(kuò)大，尤其表現(xiàn)在通訊設(shè)備和計(jì)算機(jī)系統(tǒng)的發(fā)展與應(yīng)用，這些電子行業(yè)對(duì)于器件集成度、高速度、小型化、高精度、低電壓、低功耗和高性價(jià)比等方面的要求越來越高。雙極型工藝雖然工作速度高、驅(qū)動(dòng)能力強(qiáng)、模擬精度高，但它的功耗大和集成度低，不能滿足今天大規(guī)模集成電路技術(shù)的發(fā)展要求。MOS工藝集成電路及其組成的電路雖然在集成度高、功耗低、抗干擾能力強(qiáng)等方面比雙極工藝更具優(yōu)勢(shì)，但卻不能滿足速度高、電流驅(qū)動(dòng)能力等技術(shù)方面的要求。在封裝和功率等方面的要求，CMOS邏輯比雙極型邏輯更具有優(yōu)勢(shì)，所以制造數(shù)?；旌闲盘?hào)電路最初采用CMOS工藝。隨著集成電路的不斷發(fā)展，人們對(duì)集成度的要求也越來越高，更復(fù)雜和更高成本的工藝出現(xiàn)了。這種工藝集結(jié)了MOS工藝和雙極型工藝的優(yōu)點(diǎn)，在大規(guī)模集成電路的應(yīng)用領(lǐng)域具有不可替代的作用。這種模擬BiCMOS工藝通?；贑MOS的工藝流程，增加了雙極型晶體管，高薄層多晶硅電阻和其他一些器件。 BiCMOS工藝的分類 以CMOS工藝為基礎(chǔ)的BiCMOS工藝1. 以P阱CMOS為基礎(chǔ)的BiCMOS工藝這種工藝以P阱作為NPN管的基區(qū)，以請(qǐng)摻雜的N型襯底作為NPN管的集電極，以重?fù)诫s的N注入作為NPN管的發(fā)射極擴(kuò)散和集電極的擴(kuò)散。但此工藝中NPN管的基區(qū)太寬，集電極和基極的串聯(lián)電阻太大；另外，NPN管和PMOS管共用一個(gè)襯底，所以限制了NPN管的應(yīng)用。這種結(jié)構(gòu)的缺點(diǎn)是NPN管集電極的串聯(lián)電阻太大影響雙極型器件的性能，尤其是驅(qū)動(dòng)能力。為了獲得在大電流下低的飽和壓降，采用高濃度的集電極接觸擴(kuò)散；為了防止表面反型，采用溝道截止環(huán)。2. 以雙極型工藝為基礎(chǔ)的雙阱BiCMOS工藝以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝雖然能得到較好的雙極型器件性能，但CMOS器件的性能不夠理想。 BiCMOS工藝的工藝步驟以基于N阱的CMOS工藝為基礎(chǔ)的BiCMOS工藝為例，簡單介紹BiCMOS的工藝流程：1. 襯底材料模擬BiCMOS一般選用的襯底材料是偏離晶軸一定切割角度的P型（100）襯底以減小版圖失真。如果沒有這層外延，埋層會(huì)直接接觸襯底，形成擊穿電壓很低的PN結(jié)。3. 外延生長N型埋層退火后，除去氧化層，進(jìn)行第二次外延淀積，：在第二次外延生長過程中，反應(yīng)會(huì)使N型埋層雜質(zhì)析出并重新淀積，這個(gè)過程稱為自動(dòng)摻雜，可以引起在一次和二次外延層的交界面形成N型硅薄層，并減小相鄰阱之間的距離。在阱推結(jié)的過程中會(huì)形成一層薄的氧化層，可以用它對(duì)重?fù)诫sN型淀積進(jìn)行光刻。例如，段溝道的PMOS晶體管需要一個(gè)中度摻雜的阱以防止擊穿，而雙極型晶體管需要一個(gè)輕摻雜的阱以形成集電極漂移，因此要選擇一個(gè)折衷的摻雜濃度來滿足MOS器件和雙極型器件的性能需求。：6. 反型槽模擬BiCMOS工藝采用與多晶硅柵CMOS工藝相同的LOCOS工藝，也就是使用反型槽掩膜版光刻厚的LPCVD氮化層，并刻蝕最終形成的場氧化層區(qū)域。7. 溝道終止注入由于模擬BiCMOS使用的硅晶體的（100）面，因此需要溝道終止注入提高厚場閾值的閾值電壓使其高于正常的工作電壓。：8. LOCOS處理LOCOS氧化是采用整齊或高壓來提高氧化生長速率，然后除去氮化層以及下面的緩沖氧化層。選擇合適摻雜濃度的阱和外延層，可以同時(shí)將NMOS管和PMOS管的閾值電壓調(diào)整到期望值。：10. 多晶硅的淀積及光刻MOS晶體管的柵由淀積本證多晶硅后大面積磷淀積摻雜形成的重?fù)诫sN型多晶硅構(gòu)成的。氧化層各向同向淀積。值得注意的是，PMOS晶體管不需要輕摻雜上的漏區(qū)注入。接觸孔是用于柵和一層金屬或者襯底，一層金屬之間的連接，它可以有效控制硅片的電阻，并可以形成肖特基二極管。為了避免一層金屬與二層金屬直接接觸，在它們之間通常生長一層阻擋層，一般使用TiN來作為這層阻擋層。最常用的金屬互聯(lián)線是Cu和Al。：第五章 總結(jié)在這次畢業(yè)設(shè)計(jì)中，我的主要工作有：掌握集成運(yùn)算放大器的基本工作原理；學(xué)習(xí)版圖的畫法及注意事項(xiàng)；了解BiCMOS工藝，并熟悉工藝流程。通過電路仿真，我更加深刻的理解了運(yùn)算放大器的各個(gè)參數(shù)的意義，并且更清楚各參數(shù)的變化對(duì)電路性能的影響。同時(shí)我還粗略的了解了放大器的頻率特性。首先在畫單管的時(shí)候，我們可以建立自己的底層單元，在整個(gè)版圖的繪制中，我們可以調(diào)用底層單元，這樣不僅減少工作量，而且在DRC驗(yàn)證出錯(cuò)時(shí)可以避免挪動(dòng)太多，只需修改底層單元就可以將整個(gè)版圖中出現(xiàn)的相同錯(cuò)誤全部改正，這樣就可以很方便的完成版圖編輯工作。最后就是驗(yàn)證方面的知識(shí)，主要包括DRC驗(yàn)證和LVS驗(yàn)證，了解它們的驗(yàn)證步驟以及驗(yàn)證出錯(cuò)后該如何修改。最后的工作就是了解BiCMOS工藝，我主要了解了BiCMOS工藝發(fā)展及其應(yīng)用領(lǐng)域，熟悉工藝流程。致 謝經(jīng)過幾個(gè)月的努力，終于將畢業(yè)設(shè)計(jì)和論文完成了。在這里，我要衷心的感謝王瑾同事對(duì)我的耐心講解和悉心指導(dǎo)，在他的幫助下，我順利完成了畢業(yè)設(shè)計(jì)。當(dāng)我的版圖沒有經(jīng)過驗(yàn)證時(shí)，他又讓我耐心檢查錯(cuò)誤并告訴我更合理的畫法；還為我仔細(xì)講解了電路原理；在最后的仿真中， 當(dāng)然還得感謝我的父母，在這一個(gè)月的艱苦奮斗中，他們默默的為我付出（每天為我做飯，并給我創(chuàng)造了一個(gè)安靜、舒適的環(huán)境）。 最后，還要感謝所有幫助過我的人，謝謝你們！參考文獻(xiàn)[1] 劉樹林，程紅麗．低頻電子線路．北京：機(jī)械工業(yè)出版社．[2] 朱正涌，張海洋，朱元紅．半導(dǎo)體集成電路（第二版）．北京：清華大學(xué)出版社．[3] 劉樹林，張華曹，柴長春．半導(dǎo)體器件物理．北京：電子工業(yè)出版社．[4] 關(guān)旭東．硅集成電路工藝基礎(chǔ)．北京：北京大學(xué)出版社．[5] （美）Behzad Razavi．：西安交通大學(xué)出版社．[6] 張建人. ： [7] （美）Alan ：[8] 張延慶，張開華，朱兆宗．半導(dǎo)體集成電路．上海：[9] 王振紅．運(yùn)算放大器應(yīng)用．北京：化學(xué)工業(yè)出版社．[10] 譚博學(xué)，. 北京：[11] —原理、：[12] ：[13] ．北京：電子工業(yè)出版社．[14] 李偉華．集成電路版圖基礎(chǔ)．北京：清華大學(xué)出版社．附錄（DRC驗(yàn)證規(guī)則） n阱(well) n阱的最小寬度 阱與阱之間的最小間距 ndiff到nwell的最小間距 pdiff到nwell的最小間距 pmos器件必須在nwell內(nèi) 有源區(qū)（active） 有源區(qū)的最小寬度 有源區(qū)之間的最小間距 多晶硅（poly） 多晶硅的最小寬度 多晶硅間的最小寬度 多晶硅與有源區(qū)的最小間距 多晶硅柵在場區(qū)上的最小露頭 源、漏與柵的最小間距 引線孔（contact） 引線孔的最小寬度 引線孔間的最小間距 多晶硅覆蓋引線孔的最小間距 metal1覆蓋引線孔的最小間距 金屬1（metal1） 金屬1的最小寬度 1u 金屬1間的最小間距 金屬2（metal2） 金屬2的最小寬度 金屬2間的最小間距 金屬2的最小挖槽深度 通孔（via） 通孔的最小寬度 通孔間的最小間距 通孔與引線孔間的最小間距 metal1覆蓋通孔的最小間距 metal2覆蓋通孔的最小間距 通孔與多晶硅的最小間距 49