【文章內(nèi)容簡介】 值之比（一般為100dB—140dB）。9. 共模抑制比KCMR 共模抑制比即差模電壓增益與共模電壓增益之比，常用分貝數(shù)來表示， KCMR=20lg(/）(dB)。它是衡量差放輸入級的對稱程度和運(yùn)算放大器抑制共模干擾信號能力的參數(shù)，也可以用來衡量運(yùn)算放大器抑制溫漂的能力。其值越大越好（一般為80dB160dB）。10. 差模輸入電阻 差模輸入電阻是指輸入差模信號時，運(yùn)算放大器的輸入電阻，即差模輸入的電壓值與相對應(yīng)的輸入電流值之比，可衡量放大器向信號源索取電流的能力。11. 單位增益帶寬(BWG) 單位增益帶寬(BWG)是指當(dāng)共模增益下降到1時所對應(yīng)的頻率。12. 轉(zhuǎn)換速率(壓擺率) 轉(zhuǎn)換速率是指在額定負(fù)載的條件下，輸入一個大的階躍信號時，輸出電壓的最大變化率。它反映運(yùn)算放大器對快速變化的輸入信號的響應(yīng)能力。 集成運(yùn)放電路的設(shè)計流程1. 確定運(yùn)算放大器的偏置電流。2. 確定MOS管的柵源電壓。在給定偏置電流時，增大MOS管的寬長比（一般長不變，寬增大），則電路的共模抑制比增大，噪聲減小，電路的匹配性好，增益增大。但缺點(diǎn)是增加了版圖面積和寄生電容，電路的工作速度減小。3. 確定器件的尺寸。4. 確定放大器的補(bǔ)償。 CMOS集成運(yùn)放電路的設(shè)計 建庫我們編輯版圖是在Cadence軟件中的Virtuoso Layout Editor的版圖編輯環(huán)境中來進(jìn)行版圖的編輯。我們首先在系統(tǒng)中建立自己的庫，：圖 建完庫后，就可以在自己的庫下面建立電路編輯單元，： CMOS集成運(yùn)放的電路圖打開電路編輯單元就可以進(jìn)行電路編輯了。：在這次設(shè)計中，我采用差動放大電路作為運(yùn)算放大器的輸入級。如電路圖所示，其要求是兩個管子和的參數(shù)完全相同，而且兩個管子的溫度也完全對稱，這樣的要求可以效抑制共模噪聲。、和三管的作用是給電路提供合適的直流偏置。和的鏡像電流，其作用是使和兩個管子漏端的電壓差為零，把下一級偏置在一個特定的電流水平。為電流源。和是共源放大器，可作為二級放大。和組成輸出級。 CMOS集成運(yùn)放的電路圖仿真對編輯好的電路原理圖進(jìn)行保存，如果提示有錯誤，則需仔細(xì)查看并進(jìn)行改正，直至沒有報錯。下來就可以進(jìn)行電路仿真了。動態(tài)仿真是通過仿真器不斷向電路模型輸入激勵信號，仿真器將驗(yàn)證的結(jié)果記錄下來，然后通過各種方法判斷輸出的結(jié)果是否滿足技術(shù)指標(biāo)。電路仿真Composerschematic界面中的Tools→Analog Artist項可以打開Analog Artist Simulation。填寫Session（包括Schematic Window、Save State、Load State、Options、Reset、Quit等菜單選項）， Setup（包括Design、Simulator/directory/host、Temperature、Model Path等菜單選項）， Analyses（選擇模擬類型，在Spectra下有ac、dc、tran、noise四個選項，分別對應(yīng)的是交流分析、直流分析、瞬態(tài)分析和噪聲分析。我們知道：交流分析是分析電流（電壓）和頻率之間的關(guān)系，因此在參數(shù)范圍選擇時是選擇頻率。直流分析是分析電流【電壓】和電流【電壓】之間的關(guān)系。Tran分析是分析參量值隨時間變化的曲線）。等選項中的交直流電壓、電流、溫度等仿真所需的參數(shù)，然后選擇需要仿真的端口，最后點(diǎn)擊綠燈就可以進(jìn)行電路的參數(shù)仿真了。※ 仿真的具體步驟 1. 在Edit Variables窗口中添加新的變量,如是對系統(tǒng)變量(如溫度)掃描，就略去這一步。2. 在Parametric Analysis窗口中，填入變量名稱（溫度變量是temp），設(shè)定掃描范圍以及步長等。也可以點(diǎn)擊setup，在pick name for variables的彈出菜單中選擇所需掃描的參量（除系統(tǒng)參量外，菜單中所列舉的都是variables中設(shè)置的變量）。3. Outputs/To be plotted/selected on schematic子菜單用來在電路原理圖上選取要顯示的波形（點(diǎn)擊連線選取節(jié)點(diǎn)電壓，點(diǎn)擊元件端點(diǎn)選取節(jié)點(diǎn)電流），這個菜單比較常用。當(dāng)然我們需要輸出的有時不僅僅是電流、電壓，還有一些更高級的。比如說：帶寬、增益等需要計算的值，這時我們可以在Outputs/setup中設(shè)定其名稱和表達(dá)式。在運(yùn)行模擬之后，這些輸出將會很直觀的顯示出來。4. 然后運(yùn)行Analysis菜單下的start子菜單，開始模擬，模擬結(jié)果會在Waveform窗口中顯示?！?運(yùn)算放大器電路圖的仿真結(jié)果 大信號和小信號的瞬態(tài)響應(yīng)分別由將一個0V和5V脈沖作用到單位增益結(jié)構(gòu)所決定正擺率和負(fù)擺率，負(fù)擺動的大過沖是由輸出級造成的，原因是電路確定的期望擺率值對負(fù)載電容充電的電流不足。1. ：2. 。3. ，4. ，5. ，= V/uS6. 。7. 。8. ，相位裕度為180176。－70176。=110176。9. ，有圖可得放大器的放大增益約為86dB。 CMOS集成運(yùn)放的參數(shù)計算1. 確定器件參數(shù)的原則L確定：考慮MOS管的耐壓，工藝水平，溝道長度調(diào)制效應(yīng)對器件特性的影響。W確定：對于長溝器件，根據(jù)工藝水平先考慮溝道寬度，再根據(jù)W/L確定L的值源漏尺寸越小寄生電容及漏電流就越小。相同內(nèi)型MOS管源漏區(qū)連接時采用直接連接可以減小源漏區(qū)面積，減小寄生電容及漏電，同時也減小了芯片面積。2. 放大器增益參數(shù)的計算我們首先計算直流偏置，令電源電壓=5V：由電路原理圖可知流經(jīng), 三管的電流相等，且三個管子都工作在包河區(qū)，則有：== （）由工藝參數(shù)可知:PMOS管 =， =, λ= NMOS管 =, =，λ=可得： = =那么管提供的差分偏執(zhí)電流 = （） =502uA差分放大級的偏置電流一般根據(jù)增益，共模抑制比，功耗和噪聲以及匹配性等來確定。我們選擇差分放大級作為運(yùn)算放大器的第一級，其小信號增益為： =() （） ∵=== （）我們分析運(yùn)算放大器的兩個輸入（即管和管的柵極）電壓相同時，由于鏡像電流的作用，流過管和管的電流相等，這樣便可知管的柵源電壓和漏源電壓相等?？紤]溝道長度調(diào)制系數(shù)，則 == （） ∴== （） =411設(shè)計運(yùn)算放大器的下一步是確定第二級的放大倍數(shù)。我們先計算出流經(jīng)的電流（即的電流） = （）代入?yún)?shù)可得 =151uA這個放大器的第二級是由兩個PMOS管構(gòu)成的源極跟隨緩沖放大級，它的增益為： =() = （） =43由此得到放大器的開環(huán)增益為： ==43=17673∴20log==85dB將運(yùn)算結(jié)果與仿真結(jié)果相比，結(jié)果是比較吻合。第三章 CMOS運(yùn)算放大器后端設(shè)計集成電路的后端設(shè)計主要包括版圖設(shè)計和版圖驗(yàn)證。我們采用的是Cadence和Virtuoso Layout Editor的版圖設(shè)計環(huán)境來進(jìn)行版圖的設(shè)計和驗(yàn)證。利用Virtuoso Layout Editor的驗(yàn)證工具DIVA進(jìn)行驗(yàn)證。版圖驗(yàn)證的過程主要包括：設(shè)計規(guī)則檢查（Design Rule Checking 簡稱DRC），用于檢查版圖的幾何尺寸是否滿足芯片制造過程中根據(jù)工藝確定的規(guī)則或約束條件，包括圖形的寬度、圖形的間距等。電學(xué)規(guī)則檢查（Electronics Rule Checking 簡稱ERC）,用于檢查版圖的連接是否違反電氣方面的規(guī)定，包括節(jié)點(diǎn)的短路和開路、有沒有懸空的節(jié)點(diǎn)和元器件等。電路與版圖的對應(yīng)檢查（Layout Versus Schematic 簡稱LVS），用于版圖和電路的一致性對照檢查，即檢查電路和版圖在節(jié)點(diǎn)及其連接關(guān)系、元器件及參數(shù)等方面是否匹配。版圖的寄生參數(shù)提?。↙ayout parameter Extraction 簡稱LPE），用于從版圖中提取元器件的參數(shù)（例如MOS管的溝道長度/寬度，源漏區(qū)的周長/面積等）、寄生電容、寄生二極管等。 版圖的設(shè)計流程版圖就是集成電路工藝制造所需的十多層掩膜版的物理幾何圖形的，這十多層圖形通過計算機(jī)輔助設(shè)計CAD工具按照一定規(guī)定疊加到一起所構(gòu)成的整體物理圖形，這個圖就叫做集成電路的版圖。版圖的設(shè)計既要符合集成電路的功能、電學(xué)參數(shù)、可靠性參數(shù)要求，又要符合集成電路工藝制造的設(shè)計規(guī)則（工藝參數(shù)）、組裝壓焊的要求。除此之外，還要使組圖美觀好看，具有美學(xué)觀點(diǎn)。完整的版圖：有制造掩膜版的各個層（一般都有十多層），遵守工藝制造水平的設(shè)計規(guī)則，其結(jié)構(gòu)分版圖內(nèi)部（各種門電路、D觸發(fā)器、加法器、RAM、ROM等）、外圍、輸入、輸出、壓點(diǎn)（主要是輸入、輸出端口，以及其端口的順序）、電路代號、版序、對圖符號、版圖設(shè)計時間、劃片距離、制版檢查標(biāo)記等。如果加工廠家沒有各種器件的檢測版，還需要各種器件的樣管，樣電阻。若是雙極型的線性電路，需增加一個在摸索工藝條件時可直接用探針檢測的NPN、PNP樣管。 整體設(shè)計這一步主要確定版圖設(shè)計的基本模塊和焊盤的大致布局。這個布局應(yīng)該以功能框圖或電路原理圖為參考，使它們在布局上大體一致，然后在根據(jù)各個模塊版圖面積的大小進(jìn)行適當(dāng)?shù)恼{(diào)整。這一步還有一個重要的任務(wù)就是焊盤的布局。焊盤的合理布局對與系統(tǒng)內(nèi)部各信號之間的連接非常重要，其布局還應(yīng)該便于測試，再有就是以減小版圖面積，節(jié)省成本為出發(fā)點(diǎn)。 分層設(shè)計這一步主要是按照功能將整個電路劃分為若干個功能模塊，再對每個功能模塊進(jìn)行劃分，使每個小模塊對應(yīng)一個單元。我們通常采用自上而下的設(shè)計思路，即從最小模塊到整個電路的版圖設(shè)計需要建立多個設(shè)計單元。這個設(shè)計方法有許多優(yōu)點(diǎn)，其中最重要的優(yōu)點(diǎn)就是：當(dāng)設(shè)計的某個模塊出現(xiàn)錯誤需要修改時，只需要在下一層修改該單元，上一層凡是有該單元的就都修改過來了，不需要逐一在上單元中做修改。這樣使得電路的結(jié)構(gòu)更加嚴(yán)謹(jǐn)，層次分明。 版圖檢查1. DRC驗(yàn)證 這一步是對版圖的設(shè)計規(guī)則進(jìn)行檢查。在畫版圖的時候要不時的對版圖進(jìn)行DRC檢查，并及時進(jìn)行修改，因?yàn)樵谧鯠RC的修改時往往會改變版圖的尺寸大小。如果畫完整個版圖，各個模塊的相對位置已經(jīng)確定，這時再進(jìn)行DRC驗(yàn)證，可能會牽一發(fā)而動全身，使得整個版圖都要餞行修改