最新一位全加器的設(shè)計-閱讀頁
2025-07-15 03:24本頁面
【正文】 01 1 10 01 01 00 11 00 10 11 1在圖37的波形中我們可以看到：在輸入Ai Bi Ci1為0 0 0時，輸出Si Ci輸出為0 0在輸入Ai Bi Ci1為1 0 0時，輸出Si Ci輸出為1 0在輸入Ai Bi Ci1為0 0 1時，輸出Si Ci輸出為1 0在輸入Ai Bi Ci1為0 1 0時，輸出Si Ci輸出為1 0在輸入Ai Bi Ci1為1 0 1時，輸出Si Ci輸出為0 1在輸入Ai Bi Ci1為0 1 1時，輸出Si Ci輸出為0 1在輸入Ai Bi Ci1為1 0 1時，輸出Si Ci輸出為0 1在輸入Ai Bi Ci1為1 1 1時，輸出Si Ci輸出為1 1與真值表切合，所以綜上所述，圖25和圖26的仿真波形是完全正確的。圖31一位全加器原理圖AABCABCABCBC圖32源漏共享原理圖解1將所有A點連接在一起，所有B點連接在一起，所有C點連接在一起構(gòu)成一個完整的器件。ABCABCABCABC圖33源漏共享圖解2晶體管的源漏對稱可互換，將第二個、第四個器件左右翻轉(zhuǎn)，兩個B點彼此相對兩個個A點彼此相對，兩個晶體管之間更加靠近。這樣不僅消除了晶體管之間的空間，而且，通過合并器件的相關(guān)部分使空間更節(jié)省。通過源漏共享可有效縮減版圖面積。圖35 PMOS版圖圖36 NMOS版圖畫完要進行設(shè)計規(guī)則檢查，點擊菜單Tool—DRC，如下圖所示：圖37 MOS管DRC驗證。圖38 兩輸入與非門上圖是兩輸入與非門的原理圖與版圖對比，上半部分由2個PMOS并聯(lián)，下部由2個NMOS串聯(lián)進行級聯(lián)得到兩輸入與非門。將3個量輸入與非門進行源漏共享合并成如下圖所示的版圖：圖310 三個兩輸入與非門源漏共享圖圖311 異或門源漏共享圖 繪制最終一位全加器版圖接下來一位全加器原理圖與版圖進行對比，將前面繪制好的異或門、與非門進行合并級聯(lián)，得到最終的一位全加器版圖。Ai Bi為其中一異或門的輸入，同時也是下端一與非門的輸入。同時前面異或門的輸出與Ci1同為下側(cè)一與非門輸入，兩個與非門的輸出同為最后一與非門的輸入，輸出為Ci。進行DRC驗證，得到以下結(jié)果：圖314 DRC驗證結(jié)果說明DRC驗證通過，此次一位全加器版圖的設(shè)計是符合規(guī)則的。我將這一困難告訴了老師，在老師細心的指導(dǎo)下，終于使我對自己的工作方向和方法有了掌握。在搜集資料的過程中，我在學(xué)校圖書館，圖書館搜集資料，還在網(wǎng)上查找各類相關(guān)資料，將這些寶貴的資料全部摘記下來，盡量使我的資料完整、精確、數(shù)量多，這有利于論文的撰寫。在學(xué)習(xí)過程中遇到困難我就及時和老師聯(lián)系，并和同學(xué)互相交流。我在這次課程設(shè)計的過程中收獲了很多，我不止是學(xué)到了很多專業(yè)知識，還學(xué)會了新的工具的使用，在這段時間里，我更與老師建立了濃厚的情誼，使我體會了學(xué)習(xí)的樂趣。更鍛煉了自我的動手和分析問題能力，受益匪淺。腳踏實地，認真嚴(yán)謹，實事求是的學(xué)習(xí)態(tài)度，不怕困難、堅持不懈、吃苦耐勞的精神是我在這次設(shè)計中最大的收益。5參考文獻[1] ChristopherSaint. 集成電路版圖基礎(chǔ)—實用指南[J].清華大學(xué)出版社，（2）:132145.[2] W.E.Hastings. 模擬電路版圖藝術(shù)[M]. 清華大學(xué)出版社，.科學(xué)出版社，.[5]曾慶貴. 集成電路版圖設(shè)計[M]. 機械工業(yè)出版社， .[6]楊之廉等編著. 《超大規(guī)模集成電路設(shè)計方法學(xué)導(dǎo)論》（第2版），清華大學(xué)出版社, 2002年出版?！禖MOS集成電路版圖概念、方法與工具》，電子工業(yè)出版社，2006年3月
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1