【正文】 液晶顯示器和單片機的連接如下圖所示。器件在為低電平時被選中，可以實現(xiàn) 12 位數(shù)據(jù)的雙緩沖和單緩沖兩種方式。為了實現(xiàn)數(shù)據(jù)的雙緩沖，控制具有負載特性的 DAC，必須在的上升沿唄驅(qū)動為低電平。 TLV5619 與 TMS320VC5402的連接方式如下所示。 DAC 采用單緩沖方式，占用 DSP 芯片的資源為 0x0084H。 為了減小這些干擾，處理方法為：在印制電路板的電源輸入端跨接一個1000uF 電解電容，在電源和電源地之間放置一個 瓷片電容。對于多層板，往往專門設(shè)置一層地平面，但是多層板的成本較高，而采用在雙面板上作地線網(wǎng)格的方法能獲得幾乎相同的效果。為了減小地線電感，本印刷板設(shè)計中采用的是多點接地法，來盡量增大接地面積，接地線盡量短以減小電感。 （ 2）數(shù)?；旌想娐放c空余管腳的處理 由于系統(tǒng)既有數(shù)字器件又有模擬器件，所以產(chǎn)生了很多數(shù)字信號和模擬信號。 因此在進行 PCB 設(shè)計時，在器件的布局上，遵循數(shù)字器件和模擬器件分開擺放，輸出模擬信號線最短輸出，輸入模擬信號線最短輸入，模擬器件的模擬地以最短距離到地的原則。一種方法是將閑置的輸入端與使用輸入端并聯(lián)，方法簡單，但是增加了前級電路的輸出負擔；另外一種方法是將閑置的輸入端通過電阻上拉到 VCC。 （ 3） PCB 中的其他抗干擾措施 布線時，數(shù)據(jù)線，地址線和控制線盡量應(yīng)該短，以減小對地的分布電容；而且其長短和走線方式盡量一致，以免造成各線阻抗差異過大，使信號達到終端時波形差異很大，形成非同步干擾。避免在高速器件下走線，以免把噪聲耦合至器件內(nèi)部。模塊化程序設(shè)計的優(yōu)點是單個功能明確設(shè)計和調(diào)試比較方便、容易完成。 模塊化編程的具體體現(xiàn)是把各個功能相對獨立的模塊作為子函數(shù)，主程序是一個 不斷循環(huán)檢測的結(jié)構(gòu)。 在本設(shè)計中，需要對單片機和 DSP 兩個器件進行編程，分別完成各自不同的功能，同時要進行相互之間的通信。單片機的主要任務(wù)是在操作者按下不同的按鍵后，執(zhí)行相應(yīng)的任務(wù)，各個任務(wù)執(zhí)行的先后順序取決于鍵碼。操作者通過鍵盤發(fā)出作業(yè)調(diào)度命令，監(jiān)控程序接收到控制命令后，通過分析啟功相應(yīng)的作業(yè)。 DSP 從單片機獲得頻率控制字后，經(jīng)過換算得到定時器的初值，然后啟動定時器進行定時，當定時器中斷后對相位累加器加上一個頻率控制字，同時將相位累加器的值送地址線得到正弦波的數(shù)據(jù)，而定時器繼續(xù)定時。其中主監(jiān)控是系統(tǒng)軟件的主程序，上電復位后系 統(tǒng)首先進入系統(tǒng)軟件的主程序，它的任務(wù)是識別命令、解釋命令，并獲得完成該命令的相應(yīng)模塊的入口，起著引導器件進入正常工作狀態(tài)，協(xié)調(diào)各部分軟件有條不紊的工作。然后掃描鍵盤按鍵狀態(tài)，檢查到有鍵按下就運行鍵值處理程序，對按鍵值進行查表處理，然后執(zhí)行相應(yīng)的子程序。在按下執(zhí)行鍵后，單片機將計算出所需的頻率控制字，將其傳送到 DSP 的主 機接口，接下來返回主程序，繼續(xù)掃描鍵盤，等待下一次命令的輸入。軟件通過查詢行線和列線的狀態(tài)，配合軟件查表，查出該鍵的功 能，轉(zhuǎn)向不同的處理程序。其中還要消除按鍵抖動以防止錯誤識別鍵盤狀態(tài)。 口 HPI 程序設(shè)計 由于本系統(tǒng)具有主從 式雙 CPU 結(jié)構(gòu)，因此， DSP 從處理器和單片機主處理器之間的數(shù)據(jù)通信是必不可少的。對于 DSP 和單片機的具體連接方案，考慮到不論是接串口還是接 I／ O 口都要占用 DSP 的硬件資源，同時軟件開銷也非常大。在 HPI 通信方式下， DSP 的片內(nèi)存儲器對外界是完全透明的，可由 主機通過訪問 HPI 的地址和數(shù)據(jù)寄存器來完成對 DSP 片內(nèi)存儲器的讀寫。 TMS320VC5402 是 TI 公司推出的性價比極高的定點數(shù)字信號處理器 DSP 。 HPI 主機接口 是主機與 TMS320VC5402 進行數(shù)據(jù)交換的 8 bit 并行數(shù)據(jù)口。 HPI 口可用 8 bit 數(shù)據(jù)線傳輸 16 bit 的數(shù)據(jù)，并可通過設(shè)置控制寄存器的相關(guān)位來控制高 8 位和低 8 位傳輸。其中SAM 是通用 方式，二者都可尋址 HPI 存儲器 DARAM 。通過 HPI 傳輸?shù)臄?shù)據(jù)率是每 5 個 CLKOUT 時鐘周期傳輸 1 字節(jié)。簡單地說， HOST 通過外部引腳 HCNTL0 和 HCNTLl 選中不同的寄存器后，就將當前 8 位數(shù)據(jù)發(fā)送到該寄存器中了。對 TMS320VC5402 來說，僅低 8 位有意義。另外， HPIA 具有自動增長的特性，即在每寫入一個數(shù)據(jù)前和每讀一個數(shù)據(jù)后 HPIA 都會自動加 1。 本系統(tǒng)主機程序主要完成 HPI 寄存器的選擇、時序的構(gòu)建和數(shù)據(jù)讀／寫等。 AT89C51 的部分匯編源程序所完成的功能包括初始化串口、初始化 HPI接口、從串口接收命令字 包括 16bit地址和 8bit數(shù)據(jù) 、通過 HPI 接口讀取 DSP 的相應(yīng)內(nèi)部存儲器，并發(fā)送到串口、以及等待接收下一次的命令等。 片內(nèi)定時器可以用于周期性的產(chǎn)生 CPU 中斷。通過帶 4 位預定標器的 16 位計數(shù)器，可以獲得較大范圍的定時器頻率。 定時器是一個片內(nèi)向下的計數(shù)器，可以用于產(chǎn)生周期性的 CPU 中斷。每次當計數(shù)器減少到 0 時，會產(chǎn)生一個定時器中斷，并且計數(shù)器重載 周期值。當系統(tǒng)復位或定時器單獨復位時， PRD 中的內(nèi)容重新加載到 TIM。計數(shù)器塊的輸出為定時器中斷信號，該信號被送到 CPU 和定時器輸出引腳。 預定標塊有兩個類似于 TIM 和 PRD 的單元，即預定標計數(shù)器 PSC 和定時器分頻系數(shù) TDDR ， PSC 和 TDDR 都是定時器控制寄存器 TCR 的位。當系統(tǒng)復位或者定時器單獨復位時， TDDR 的內(nèi)容重新加載到 PSC。通過讀 TCR，可以讀取 PSC，但是它不能直接被寫。 43 式中，為 CPU 時鐘周期， PRD 為定時器周期值， TDDR 為定時器分頻系數(shù)。 一種方法是使用 TOUT 信號為外設(shè)提供時鐘；另一種方法是利用中斷，周期地讀一個寄存器。 2 加載 PRD。通過設(shè)置 TSS 位為 0 并設(shè)置 TRB 位為 1 以寵愛定時器周期值，使能定時器。 （ 2）將 IMR 中的 TINT 位置 1，使能定時器中斷。 定時器初始化程序設(shè)計流程圖如下： 圖 TM320C5402 定時器設(shè)置流程圖 6 系統(tǒng)性能測試及總結(jié) 測試結(jié)果 圖 硬件測試圖 圖 頻率為 1MHz 的正弦波 圖 頻率為 500KHz 的正弦波 測試結(jié)果誤差分析 根據(jù)對本系統(tǒng)輸出信號進行頻譜分析，發(fā)現(xiàn)輸出信號存在著很大的雜散信號，這是 DDS 技術(shù)不可 避免的一個缺點。 DDS 的誤差噪聲來源主要有相位截斷誤差、幅度量化誤差和由 DAC 轉(zhuǎn)換產(chǎn)生的誤差。如果把相位累加器輸出的所有位數(shù)全部用來查詢正弦函數(shù)表，那么正弦函數(shù)表的容量將會非常的大。加入頻率控制字的位寬為 32 位，正弦函數(shù)表的寬度為一個字節(jié)，那么 ROM 表的所需容量為 232 8 1010（ bit） 如果 N 位全部用來尋址 ROM，需要極大的存儲容量，如此巨大的 ROM 表在實際工作中是很難實現(xiàn)的。本設(shè)計中采用相位累加器的高 16 位作為索引，從而產(chǎn)生了相位截斷誤差，這種相位截斷是 DDS 誤差的主要來源，即相位的周期性，尤其是當系統(tǒng)時鐘頻率是輸出正弦波頻率的整數(shù)倍時，這種周期性就 更加明。 由相位截斷的分析理論可知，在相位截斷情況下， DDS 的輸出頻譜中含有誤差分量，其根本原因就是因為相位截斷誤差是一個周期性的序列。具體做法就是：相位累加器的輸出先與一個隨機數(shù)字相加，然后用相加之和的高 W 位作為地址去尋址ROM，經(jīng)過加擾后的誤差序列將原來有規(guī) 律的誤差序列轉(zhuǎn)換為近似高斯分布的隨即序列，使得原來有規(guī)律的誤差分量轉(zhuǎn)換為隨機的相位噪聲。一般來說， DDS 數(shù)模轉(zhuǎn)化器 DAC 幅度量化位數(shù)與 ROM 單元字長相同，也是為 D 位，顯然用 Dbit 來表示幅度值就必然存在著幅度量化誤差。與相位截斷誤差類似，其結(jié)果也是相當于周期性地引 入了一個量化誤差，并且當 DDS 的系統(tǒng)時鐘頻率等于正弦波頻率的整數(shù)倍時，周期性更為明顯，因而最終也會帶來一定的諧波。 在 DDS 的幅度量化過程中，為了降低量化誤誤差，通常采取以下措施：假設(shè)正弦函數(shù)查詢表 ROM 的每個單元字長為 4 位，用 4 位表示幅度時，首位作為符號位，即 0 表示正數(shù)， 1 表示負數(shù)，幅度為 0 時表示為 1000，這種特定的量化幅度方式在多方面保持對稱，可減小幅度量化誤差對頻譜質(zhì)量的影響。 DAC對 DDS的影響可以從兩方面來考慮：一方面是理想 DAC 特性對 DDS 的影響，在此過程中理想 DAC 僅僅對信號頻譜的幅度和相位有所改變，在輸出上體現(xiàn)為滾降特性，并不引入其他頻率成分；另一方面也是最主要的影響，是由于實際中的 DAC 器件的非線性特性、瞬間毛刺等非理想轉(zhuǎn)換特性在輸出頻譜中產(chǎn)生了誤差。此外，電源等因素引起的噪聲干擾和外來電磁干擾均可以引起 DDS 誤差指標的惡化，這些因素并非 DDS 固有誤差，可在系統(tǒng)中通過電路設(shè)計優(yōu)化。 參 考 文 獻 [1] 羅韓君 , 林亞風 , 吳伶錫 . 一種基于 DDS 技術(shù)的新型激光測距系統(tǒng)的設(shè)計 [J]. 現(xiàn)代電子技術(shù) ,2020,28 17 :4244. [2]張厥盛， 曹麗娜 .鎖相與頻率合成技術(shù) [M].成都：電子科技大學出版社，2020. [3] Campbell R J, Amitage J R, Sherlock G, et al. Wavelength stable uncooled fiber grating semiconductor laser foruse in an optical WDM access work[J]. Electron Lett, 1996, 32 12 : 119121 [4] Altera stratix II datasheet. [5] 康華光，陳大欽 .電子技術(shù)基礎(chǔ)模擬部分（第四版） . 北京：高等教育出版社， 19 [6] 康華光，陳大欽 .電子技術(shù)基礎(chǔ)數(shù)字部分（第四版） . 北京：高等教育出版社， 19 [7]李萬臣主編． 模擬電子技術(shù)基礎(chǔ)與課程設(shè)計 . 哈爾濱工程大學出版社， [8]單玉華 .基于 DDS 頻率合成誤差抑制技術(shù)的研究。借此機會，我要對兩年來幫助過我的人表示深深的感謝。指導老師淵博的知識和開闊的思路，使我深受啟迪，指導老師嚴謹?shù)闹螌W態(tài)度、細致認真的工作作風為我樹立了良好的榜樣。 同時還非常感謝各位老師在學習和生活上對我的關(guān)心和幫助，給了我寶貴的實踐機會，使我拓寬了知識面，保證了畢業(yè)論文設(shè)計的順利完成，使我的理論知識得到了進一步的鞏固，同時實踐動手的能力有了很大的提高。 2020 年月日 山西煤炭職業(yè)技術(shù)學院畢業(yè)設(shè)計 10 相位累加器 相位寄存器 數(shù)據(jù)存儲器 D/A 轉(zhuǎn)換 LPF 時鐘 ROM 波形存儲器 頻率 控制字 相位 累加器 相位 控制字 加法器 求補 波形 存儲器 求補 TMS320C5402 處理器 AT89S51 單片機 LPF 數(shù)模 轉(zhuǎn)換 鍵盤輸 入 液晶顯示 X2/CLK TMS320 C5402 X1 X1 TMS320 C5402 X2/CLK 5402 A0 A1 A2 A7 R/D110 A 74138 B C G1 Y4 G2 G3 TLV5619 D110 執(zhí)行 送頻率控制字到 HPI 顯示輸出頻率和幅度 根據(jù)按鍵執(zhí)行子程序 初始化和自檢 開始 有無鍵按下 TSS 位置 1，停止定時器 寫定時器初值到 PRD 置位 TNT,清除中斷 置位 IMR 中的 TINT，使能定時器中 斷 等待中斷，完成相位累加器相位累加 加載初值到 TDDR，啟動定時器