【正文】 邏輯關(guān)系是一樣的，由于開路的輸入端 有很高的輸入阻抗，因此容易受到外部的電磁干擾，所以應(yīng)對(duì)器件的空余輸入管腳采用處理措施以防止干擾。一個(gè)模塊可以為多個(gè)程序所享有。 DSP 芯片主要是完成信號(hào)的合成，它與單片機(jī)通過(guò)主機(jī)接口進(jìn)行通信，從單片機(jī)中獲得相應(yīng)的命令進(jìn)行不同的波形合成。 初始化程序完成的具體工作步驟如下： （ 1）設(shè)置 PSW 的 RS0,RS1 均為 0，選擇第一組寄存器作為當(dāng)前工作寄存器； （ 2）設(shè)置堆棧指針 SP 70H； （ 3）調(diào)用 LCD 初始化程序； （ 4）送初值給 DSP 主機(jī)接口； （ 5）轉(zhuǎn)鍵盤掃描程序； 單片機(jī)系統(tǒng)主監(jiān)控程序設(shè)計(jì)流程圖如下： N Y 圖 主監(jiān)控程序設(shè)計(jì)流程圖 按鍵部分采用行列矩陣鍵盤連接法，這種接法可以有效地節(jié)省單片機(jī)接口資源。而 TMS320VC5402 提供有 HPI接口，可專用于 DSP 和主機(jī)之間的通信，因此 DSP 在通過(guò) HPI 口和主機(jī)通信的過(guò)程中完全沒(méi)有硬件和軟件開銷，而是由 DSP 自身的硬件來(lái)協(xié)調(diào)沖突，因從而不會(huì)打斷 DSP 正常程序的運(yùn)行。 HPI 有兩種工作方式：一種是主機(jī)獨(dú)占模式 HOM ；另一種是主機(jī)和 TMS320VC5402 共享模式 SAM 。當(dāng)?shù)刂芳拇嫫?HPIA 選擇后，直接向它寫數(shù)據(jù)就可以了，但是要注意 MSB 和 LSB 的順序。定時(shí)器的最高分辨率為處理器的 CPU 時(shí)鐘速度。 TIM 由預(yù)定標(biāo)塊提供時(shí)鐘，每個(gè)來(lái)自預(yù)定標(biāo)塊的輸出時(shí)鐘使 TIM 減 1。 每次當(dāng)定時(shí)計(jì)數(shù)器減少到 0 時(shí)，會(huì)產(chǎn)生一個(gè)定時(shí)器中斷 TINT ，定時(shí)器中斷 TINT 速度可由如下公式計(jì)算。 使能定時(shí)器中斷的操作步驟如下 假定 INTM 1 ： （ 1）將 IFR 中的 TINT 位置 1，清除尚未處理完的定時(shí)器中斷。由公式△ fmin 2N??fc，取較大的 N 值，可以做到極高的頻率分辨率。 幅度量化產(chǎn)生的誤差 正弦查詢表 ROM 每個(gè)單元字長(zhǎng)為 D 位，即正弦信號(hào)幅度用 D 位的二進(jìn)制數(shù)來(lái)表示。 其他噪聲源帶來(lái)的誤差 DDS 誤差的來(lái)源，主要是前面闡述的三項(xiàng)，它 們大多數(shù)落在離主頻普很近的地方，所以也是影響最大的而又最難去除的誤差。感謝老師給予我學(xué)習(xí)上的輔導(dǎo)和幫助，并不斷地指導(dǎo)和鼓勵(lì)我的畢業(yè)設(shè)計(jì)工作。 首先，我衷心地向我 的畢業(yè)設(shè)計(jì)指導(dǎo)老師彭鐵牛表示最誠(chéng)摯的謝意！指導(dǎo)老師對(duì)論文的研究方向、研究?jī)?nèi)容、學(xué)術(shù)思想方面給予了悉心指導(dǎo)和嚴(yán)格要求。 DAC 轉(zhuǎn)換誤差產(chǎn)生的誤差 DDS 可以在一定頻率范圍的系統(tǒng) 時(shí)鐘下工作，當(dāng) DDS 系統(tǒng)時(shí)鐘頻率選取較高時(shí)， DAC 轉(zhuǎn)換誤差對(duì) DDS 輸出頻譜的影響也變得較大，這時(shí) DAC 誤差引起的誤差信號(hào)電平會(huì)高于另外兩種主要誤差來(lái)源。如果能夠破壞它的周期性，使得截?cái)嗾`差序列變成隨機(jī)序列，就能夠?qū)⒂幸?guī)律的誤差分量編程隨機(jī)的相位噪聲，從而消除相位截?cái)嗾`差所產(chǎn)生的誤差。 斷產(chǎn)生的誤差 在 DDS 技術(shù)中，為了得到一定的頻率分辨率，通常相位控制字的位數(shù)取得很大。 3 重新加載 TCR 初始化 TDDR，重新啟動(dòng)定時(shí)器。 PSC 由器件的 CPU 提供時(shí)鐘，每個(gè) CPU時(shí)鐘信號(hào)將 PSC 減少 1。 在正常情況下，當(dāng) TIM 減計(jì)數(shù)到 0 后， PRD 中的內(nèi)容自動(dòng)地加載到 TIM。 片內(nèi)定時(shí)器設(shè)置程序設(shè)計(jì) 片內(nèi)定時(shí)器是一個(gè)可編程的定時(shí)器，它由三個(gè)寄存器組成，分別為定時(shí)器寄存器 TIM 、定時(shí)器周期寄存器 PRD 和定時(shí)器控制寄存器 TCR 。由于 HPIC 是 16 位寄存器，而 HPI 口總是傳送8 位數(shù)據(jù)寬度，所以用 HOST 向 HPIC 寫數(shù)據(jù)時(shí)，需要發(fā)送兩個(gè)一樣的 8 位數(shù)據(jù)。該接口在 TMS320VC5402 芯片上，內(nèi)部有數(shù)據(jù)寄存器 HPID ，控制寄存器 HPIC 及地址寄存器 HPIA 。它們之間的通信接口設(shè)計(jì)是整個(gè)系統(tǒng)的一個(gè)關(guān)鍵。輸入的信號(hào)相關(guān)信息通過(guò)運(yùn)行顯示程序，在LCD 上顯示正確的輸入數(shù)據(jù)和提示字符。根據(jù)這樣的功能和操作方法，程序總體結(jié)構(gòu)采用鍵碼分析作業(yè)調(diào)度模型，即作業(yè) 調(diào)度完全服從操作者的意圖。 5 信號(hào)發(fā)生器的軟件設(shè)計(jì) 軟件總體設(shè)計(jì) 系統(tǒng)軟件采用模塊化設(shè)計(jì)的方法，它是把一個(gè)功能完整的較大的程序分解為若干個(gè)功能相對(duì)獨(dú)立的較小的程序模塊，對(duì)各個(gè)程序模塊分別進(jìn)行設(shè)計(jì)、編程和調(diào)試，最后把各個(gè)調(diào)試好的程序模塊連成一個(gè)大的程序?；旌闲盘?hào)電路 PCB 的設(shè)計(jì)很復(fù)雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。 圖 5402 和 D/A 的連接 電路設(shè)計(jì)中注意的問(wèn)題 （ 1）電源與接地的處理 印刷板上電路出現(xiàn)電磁干擾的問(wèn)題，通常都是因?yàn)殡娫淳€和地線上的噪聲電壓，它不僅會(huì)造成電路工作不正常，還會(huì)產(chǎn)生較強(qiáng)的電 磁輻射。 圖 LCD 與單片機(jī)連接 5402 和 D/A 的連接 D/A 轉(zhuǎn)換器采用 TLV5619，它是基于并行 12 位單電源 D/A 轉(zhuǎn)換器。 RC 復(fù)位電路成本低，在一般情況下能夠保證系統(tǒng)的正常復(fù)位，但其功耗大，可靠性差，當(dāng)電源出現(xiàn)瞬態(tài)降落時(shí)，由于 R 的相應(yīng)速較慢，無(wú)法產(chǎn)生符合要求的復(fù)位脈沖，另外電阻和電容受環(huán)境溫度的影響大，給設(shè)計(jì)也帶來(lái)一些麻煩，所以采用性能全、價(jià)格低、可靠性高的集成自動(dòng)監(jiān)控復(fù)位芯片復(fù)位電路。數(shù)模轉(zhuǎn)換將得到離散的數(shù)字序列轉(zhuǎn)換成模擬波形，經(jīng)過(guò)低通濾波器濾去二次諧波。TMS320C54x 的體系結(jié)構(gòu)采用先進(jìn)的哈佛結(jié)構(gòu)，程序與數(shù)據(jù)分開存放，內(nèi)部具有 8條高速并行總線。比如當(dāng)相位累加器的值在 0x45A0～ 方法二是將離散的正弦信號(hào)序列值進(jìn)行壓縮。 相位累加器 波形幅度量化序列 輸出地址 數(shù)據(jù) 圖 相位幅度變換原理圖 DDS 關(guān)鍵技術(shù)設(shè)計(jì) 相位 /幅度變換電路（ ROM/RAM）是 DDS 系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵點(diǎn)，該部分是通過(guò)一個(gè)存放了正弦信號(hào)抽樣點(diǎn)幅度編碼的只讀存儲(chǔ)器 ROM 實(shí)現(xiàn)的，將輸入的相位序列轉(zhuǎn)換為正弦信號(hào)的幅度編碼。當(dāng)相位累加器加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的信號(hào)輸出。 6 編程方便。 2 波形精度高。平時(shí) Rd 端開路或接 Vcc。 5 腳： VC 為控制電壓端。 3 邏輯模擬開關(guān) 將兩個(gè) CD4053 的 16 腳接 +5V， 2， 5， 6， 12 腳接地，示波器分別接輸出端 4， 14， 15 腳，能分別調(diào)出方波則符 合要求。如果正反饋量大，則增幅，輸出幅度越來(lái)越大，最后由三極管的非線性限幅，這必然產(chǎn)生非線性失真。它的電路圖如圖（ 1）所示： 它的 起振條件為： 。 正反饋網(wǎng)絡(luò)：引入正反饋，使放大電路的輸入信號(hào)等于其反饋信號(hào)。在時(shí)鐘頻率一定的情況下，頻率分辨率由相位累加器的位數(shù)決定。相位寄存器每經(jīng)過(guò) 2N/K 個(gè) fc 時(shí)鐘后回到初始狀態(tài)，相應(yīng)地正弦查詢表經(jīng)過(guò)一個(gè)循環(huán)回到初始位置，整個(gè) DDS 系 統(tǒng) 輸 出 一 個(gè) 正 弦 波 。 直接數(shù)字頻率合成 DDS 原理 直接數(shù)字頻率合成器（ Derect Digital Synthesizer DDS 是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù) [3]。 （ 2）基于鎖相環(huán)（ PLL）的頻率合成技術(shù)：鎖相環(huán)主要由鑒相器、低通濾波器和壓控振蕩器組成；鑒相器通過(guò)比較壓控振蕩器的輸出信號(hào)和參考信號(hào)而產(chǎn)生相位控制信號(hào)，再經(jīng)過(guò)低通濾波器后就直接去控制壓控振蕩器的輸出，然后采用頻率選擇開關(guān)通過(guò)改變分頻比來(lái)控制壓控振蕩器的輸出信號(hào)頻率。 查表法的基本思想是預(yù)先在一片存儲(chǔ)空間里存儲(chǔ)一個(gè)正弦波的離散信號(hào)，存儲(chǔ)的點(diǎn)數(shù)需要根據(jù)設(shè)計(jì)要求而定，需要產(chǎn)生信號(hào)時(shí)，根據(jù)設(shè)定的頻率字改變相位，由相位值轉(zhuǎn)化為對(duì)應(yīng)的地址，得到相應(yīng)的幅度值送至 D/A 轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換，得到模擬正弦波。 泰勒級(jí)數(shù)法 查表法是通過(guò)查表的方式來(lái)實(shí)現(xiàn)正弦波，主要用于對(duì)精度要求不很高的場(chǎng)合。 （ 2）頻率轉(zhuǎn)換時(shí)間短 DDS 是一個(gè)開環(huán)系統(tǒng)，無(wú)任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得 DDS 的頻率轉(zhuǎn)換時(shí)間極短。直接數(shù)字式頻率合成 Direct Digital Frequency Synthesis， DDFS 或 DDS 是第三代頻率合 成技術(shù)的標(biāo)志，他的主要特點(diǎn)是計(jì)算機(jī)參與頻率合成，既可以用軟件來(lái)實(shí)現(xiàn)，也可以用硬件來(lái)實(shí)現(xiàn)，或二者結(jié)合。 （ 1）函數(shù)信號(hào)發(fā)生器 函數(shù)發(fā)生器是使用最廣的通用信號(hào)源，提供正弦波、鋸齒波、方波、脈沖波等波形，有的還同時(shí)具有調(diào)制和掃描功能。調(diào)制方式更加復(fù)雜，出現(xiàn)同相 /正交調(diào)制至寬頻數(shù)字調(diào)制。 該信號(hào)發(fā)生 器的軟件編程主要采用模塊化的設(shè)計(jì)思想，把程序細(xì)化成易于實(shí)現(xiàn)的小模塊。而隨著社會(huì)的不斷進(jìn)步和科研的不斷深入，對(duì)信號(hào)發(fā)生器的波形可編程性、波形的精度與穩(wěn)定性等性能提出了更高的要求。 關(guān)鍵字：信號(hào)發(fā)生器， TMS320C5410,AT89S51,主機(jī)接口 HPI 目 錄 1 緒 論 1 信號(hào)發(fā)生器簡(jiǎn)介 2 DDS 的背景和意義 3 2 系統(tǒng)原理分析 4 正弦波的產(chǎn)生方法 4 頻率合成技術(shù)分析 5 正弦波振蕩器 3 高速微處理器 8 采用高速的微處理芯片的解決方案 8 DDS 的設(shè)計(jì) 10 DDS 關(guān)鍵技術(shù)設(shè)計(jì) 11 4 硬件設(shè)計(jì) 13 芯片簡(jiǎn)介 13 整體電路設(shè)計(jì) 13 5 信號(hào)發(fā)生器的軟件設(shè)計(jì) 19 軟件總體設(shè)計(jì) 19 單片機(jī)控制部分程序設(shè)計(jì) 19 DSP 和單片機(jī)的主機(jī)接口程序設(shè)計(jì) 20 6 系統(tǒng)性能測(cè)試及總結(jié) 24 測(cè)試結(jié)果 24 測(cè)試結(jié)果誤差分析 25 參 考 文 獻(xiàn) 27 致 謝 30 1 緒 論 信號(hào)發(fā)生器簡(jiǎn)介 信號(hào)發(fā)生 器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，以 DSP 微處理器及 DSP 軟硬件開發(fā)系統(tǒng) 例如集成開發(fā)環(huán)境 CCS 及配套產(chǎn)品為內(nèi)容已形成了龐 大并極具前途的高新技術(shù)產(chǎn)業(yè)，而可編程邏輯器件、 SOPC 等新技術(shù)的應(yīng)用迅速滲透到電子、信息、通信等領(lǐng)域，這些為新型高性能高精度信號(hào)發(fā)生器的設(shè)計(jì)提供了可能，其中一種最有前途的技術(shù)就是直接數(shù)字頻率合成技術(shù)。 （ 2）任意信號(hào)發(fā)生器 任意波形發(fā)生器，是一種特殊的信號(hào)源，不僅具有一般信號(hào)源波形生成能力，而且可以仿真實(shí)際電路測(cè)試中需要的任意波形。近 1 年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（ Direct Digital Frequency Synthesis 簡(jiǎn)稱 DDS 或 DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者。時(shí)鐘頻率越高，轉(zhuǎn)換時(shí)間越短 （ 3）頻率分辨率極高 若時(shí)鐘 fs 的頻率不變， DDS 的頻率分辨率就是則相位累加器的位數(shù) N 決定。 式中 x 為的弦度值， x 2 f/fs，其中 f 是要發(fā)生的信號(hào)頻率， fs 是采樣頻率。 本文所設(shè)計(jì)的信號(hào)源是基于 DSP 芯片的，由于 DSP 具有高速運(yùn)算性能，倘若采用泰勒級(jí)數(shù)展開法得到正弦信號(hào)，那么將耗費(fèi)很多的時(shí)間在計(jì)算上，得不到高精度的信號(hào)源，因此本文采用查表法來(lái)設(shè)計(jì)信號(hào)源，充分利用 DSP 的高速性能，通過(guò)查表法極快地合成所需要的信號(hào)。但是 PLL 有惰性，頻率分辨率和頻率轉(zhuǎn)換時(shí)間相互矛盾；頻率轉(zhuǎn)換時(shí)間較長(zhǎng)；壓控振蕩器引起的噪音也較大。 DDS 的原理框圖如圖所示。這樣，相位累加器在參考時(shí)鐘的作用下將以頻率控制字 K 為步進(jìn)值進(jìn)行線性相位累加，當(dāng)相位累加器累加滿時(shí)，就會(huì)產(chǎn)生一次溢出，以完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是 DDS 合成信號(hào)的 一個(gè)頻率周期，相位累加器的溢出頻率就是 DDS 輸出的信號(hào)頻率。利用正弦信號(hào)的相位與時(shí)間呈線性關(guān)系的特性，通過(guò)查表的方式得到信號(hào)的瞬時(shí)幅值，從而實(shí)現(xiàn)頻率合成。方法是： （ 1）是否滿足相位條件，即電路是否是正反饋，只有滿足相位條件才可能產(chǎn)生振蕩 （ 2）放大電路的結(jié)構(gòu)是否合理，有無(wú)放大能力，靜態(tài)工作是否合適； （ 3） 是否滿 足幅度條件 正弦波振蕩電路檢驗(yàn)，若： 1 則不可能振蕩； 2 振蕩，但