【正文】 參 考 文 獻(xiàn) [1] 羅韓君 , 林亞風(fēng) , 吳伶錫 . 一種基于 DDS 技術(shù)的新型激光測(cè)距系統(tǒng)的設(shè)計(jì) [J]. 現(xiàn)代電子技術(shù) ,2020,28 17 :4244. [2]張厥盛， 曹麗娜 .鎖相與頻率合成技術(shù) [M].成都：電子科技大學(xué)出版社，2020. [3] Campbell R J, Amitage J R, Sherlock G, et al. Wavelength stable uncooled fiber grating semiconductor laser foruse in an optical WDM access work[J]. Electron Lett, 1996, 32 12 : 119121 [4] Altera stratix II datasheet. [5] 康華光，陳大欽 .電子技術(shù)基礎(chǔ)模擬部分（第四版） . 北京：高等教育出版社， 19 [6] 康華光，陳大欽 .電子技術(shù)基礎(chǔ)數(shù)字部分（第四版） . 北京：高等教育出版社， 19 [7]李萬(wàn)臣主編． 模擬電子技術(shù)基礎(chǔ)與課程設(shè)計(jì) . 哈爾濱工程大學(xué)出版社， [8]單玉華 .基于 DDS 頻率合成誤差抑制技術(shù)的研究。本設(shè)計(jì)中采用相位累加器的高 16 位作為索引，從而產(chǎn)生了相位截?cái)嗾`差，這種相位截?cái)嗍?DDS 誤差的主要來(lái)源，即相位的周期性，尤其是當(dāng)系統(tǒng)時(shí)鐘頻率是輸出正弦波頻率的整數(shù)倍時(shí)，這種周期性就 更加明。 一種方法是使用 TOUT 信號(hào)為外設(shè)提供時(shí)鐘；另一種方法是利用中斷，周期地讀一個(gè)寄存器。 定時(shí)器是一個(gè)片內(nèi)向下的計(jì)數(shù)器，可以用于產(chǎn)生周期性的 CPU 中斷。通過(guò) HPI 傳輸?shù)臄?shù)據(jù)率是每 5 個(gè) CLKOUT 時(shí)鐘周期傳輸 1 字節(jié)。其中還要消除按鍵抖動(dòng)以防止錯(cuò)誤識(shí)別鍵盤(pán)狀態(tài)。 在本設(shè)計(jì)中，需要對(duì)單片機(jī)和 DSP 兩個(gè)器件進(jìn)行編程，分別完成各自不同的功能，同時(shí)要進(jìn)行相互之間的通信。為了減小地線電感，本印刷板設(shè)計(jì)中采用的是多點(diǎn)接地法，來(lái)盡量增大接地面積，接地線盡量短以減小電感。 液晶顯示電路則采用 12864 型號(hào)的液晶顯示器， 12864 是一種圖形點(diǎn)陣液晶顯示器 ,它主要由行驅(qū)動(dòng)器 /列驅(qū)動(dòng)器及 128 64 全點(diǎn)陣液晶顯示器組成。由于將多功能 8 位 CP 和閃爍存儲(chǔ)器組合在單個(gè)芯片中， ATMEL 的 AT89C5 是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案 整體電路設(shè)計(jì) 整個(gè)硬件電路用到了單片機(jī)控制模塊，模數(shù)轉(zhuǎn)換模塊，數(shù)模轉(zhuǎn)換模塊， DSP處理器，顯示和按鍵模塊以及低通濾波器。一般是將以下兩種方法相結(jié)合使用。要改變 DDS的輸出頻率，只要改變頻率控制字即可。 INPUNTS OUTPUTS CLEAR MOOD CLOCK SERIAL PARALLEL QA QB QC QD S1 S0 LEFT RIGHT A B C D L H H H H H H H H H L H L H H L H L L L L ↑ ↑ ↑ ↑ ↑ H L H L a b c d L L L L QAO QBO QCO QDO a b c d H QAN QBN QCN L QAN QBN QCN QBN QCN QDN H QBN QCN QDN L QAO QBO QCO QDO 74194 作為扭環(huán)行計(jì)數(shù)器時(shí)，即從 Q0～ Qn， Qn 通過(guò) 4069 反向器接到 Sr 引腳， 4069 的外觀及引腳如下： 3 高速微處理 采用高速的微處理芯片的解決方案 本文說(shuō)討論設(shè)計(jì)的方案是基于 DSP 的信號(hào)發(fā)生器的設(shè)計(jì)。一般是 5V。 圖（ 1） 正弦波發(fā)生電路的設(shè)計(jì) 本電路中采用 RC 橋式正弦波振蕩電路產(chǎn)生正弦波，其電路圖如下所示 RC 橋式正弦振蕩電路 該電路 Rf 回路串聯(lián)兩個(gè)并聯(lián)的二極管，如上圖所示串聯(lián)了兩個(gè)并聯(lián)的1BH62，這樣利用電流增大時(shí)二極管動(dòng)態(tài)電阻減小、電流減小時(shí)動(dòng)態(tài)電阻增大的特點(diǎn)，加入非線性環(huán)節(jié)，從而使輸出電壓穩(wěn)定。但存在誤差大的缺點(diǎn)，限于數(shù)字電路的工作速度 ,DDS 的頻率上限目前還只能達(dá)到數(shù)百兆 ,限制了在某些領(lǐng)域的應(yīng)用。正弦查詢表包含一個(gè)周期正弦波的數(shù)字幅度信息，每個(gè)地址對(duì)應(yīng)正弦波中 0~360176。直接數(shù)字式頻率合成 Direct Digital Frequency Synthesis， DDFS 或 DDS 是第三代頻率合成技術(shù)的標(biāo)志，他的主要特點(diǎn)是計(jì)算機(jī)參與頻率合成，既可以用軟件來(lái)實(shí)現(xiàn)，也可以用硬件來(lái)實(shí)現(xiàn)，或二者結(jié)合。目前，大多數(shù) DDS的分辨率在 1Hz 數(shù)量級(jí)，許多小于 1mHz 甚至更小。另外，內(nèi)置一定數(shù)量的非易失性存儲(chǔ)器， 隨機(jī)存取編輯波形，有利于參考對(duì)比，或通過(guò)隨機(jī)接口通訊傳輸?shù)接?jì)算機(jī)作更進(jìn)一步分析與處理。頻率的變動(dòng)由機(jī)械驅(qū)動(dòng)可變?cè)?，如電容器或諧振腔來(lái)完成，往往調(diào)節(jié)范圍受到限制，因而劃分為音頻、高頻、超高頻、射頻和微波等信號(hào)發(fā)生器。在 DSP 芯片上完成對(duì)波形的編程，在單片機(jī)上完成控制顯示等功能，充分發(fā)揮芯片各自的優(yōu)勢(shì)?；旌托盘?hào)源又可分為函數(shù)信號(hào)發(fā)生器和任意波形 /函數(shù)發(fā)生器，其中函數(shù)信號(hào)發(fā)生器輸出標(biāo)準(zhǔn)波形，如正弦波、方波等，任意波 /函數(shù)發(fā)生器輸出用戶自定義的任意波形；另外，信號(hào)源還可以按照輸出信號(hào)的類(lèi) 型分類(lèi)，如射頻信號(hào)發(fā)生器、掃描信號(hào)發(fā)生器、頻率合成器、噪聲信號(hào)發(fā)生器、脈沖信號(hào)發(fā)生器等等。 （ 1）輸出頻率相對(duì)帶寬較寬 輸出頻率帶寬為 50%fs（理論值）。同時(shí)在數(shù)字電路中正弦波可以看成是無(wú)數(shù)個(gè)點(diǎn)組成的，這些點(diǎn)連接 成一條曲線就是我們平時(shí)看到的正弦波。但是 DDS 技術(shù)把幅度和相位 信息也都用數(shù)字量表示，故將會(huì)產(chǎn)生量化精度和量化噪音，從而造成輸出信號(hào)的幅度失真和相位失真，使得 DDS 的輸出信號(hào)誤差較大（誤差頻率多）；同時(shí) DDS 的輸出信號(hào)頻帶有限（為了有效分開(kāi)輸出頻率和鏡像頻率，最高頻率應(yīng)該 ，更高的fs 要求器件的工作頻率更高），這是限制 DDS 技術(shù)發(fā)展的主要問(wèn)題之一。由于信號(hào)相位 /幅度值用二進(jìn)制碼表示 ,如果需要輸出模擬波形 例如正弦波 ,需送入 D/A 轉(zhuǎn)換器進(jìn)行數(shù) /模轉(zhuǎn)換 ,最后經(jīng)低通濾波器進(jìn)行平滑處理 ,就可以 得到平滑的信號(hào)波形了。 RC 正弦波振蕩電路 常見(jiàn)的 RC 正弦波振蕩電路是 RC 串并聯(lián)式正弦波振蕩電路，它又被稱(chēng)為文氏橋正弦波振蕩電路。 1 振蕩器 把 3 腳的輸出線接示波器的正端， 8 腳的輸出線接 +5V 電源， 1 腳接地，當(dāng)示波器上出現(xiàn)方波則達(dá)到 要求。 A1 與 A2 的輸出端控制 RS 觸發(fā)器狀態(tài)和放電管開(kāi)關(guān)狀態(tài)。 5 成本較低。的正弦信號(hào)離散成具有 2N 個(gè)樣值的序列，若波形 ROM 有 D位數(shù)據(jù)位，則 2N 個(gè)樣值的幅值固化在 ROM 中，按照地址的不同可以輸出相應(yīng)相位的正弦信號(hào)的幅值。 32 位 13 位 10 位 MSG 13 位 11 位 圖 離散信號(hào)壓縮原理圖 4 硬件設(shè)計(jì) 芯片簡(jiǎn)介 TMS320C54x 是為實(shí)現(xiàn)低功耗、高性能而專(zhuān)門(mén)設(shè)計(jì)的定點(diǎn) DSP 芯片，主要應(yīng)用在無(wú)線通信等應(yīng)用系統(tǒng)中。晶振我們一般采用 20M 晶振。除了 DSP 和 DAC 芯片外，還需要一片 74AC138 作為電路的地址譯碼器。 本板采 用雙面走線，所以兩面的線應(yīng)該盡量垂直，以防止總線間的電磁干擾。 單片機(jī)控制部分程序設(shè)計(jì) 程序開(kāi)始后，運(yùn)行初始化程序，包括初始化單片機(jī)、初始化液晶顯示模塊等。它具有先進(jìn)的多總線結(jié)構(gòu) 三條 16 位數(shù)據(jù)存儲(chǔ)器總線和一條程序存儲(chǔ)器總線 ；其數(shù)據(jù)／程序?qū)ぶ房臻g為 1 M 16 bit： 內(nèi)置 4 k 16 bitP／ DROM 和 16 k 16 bitDARAM；此外，該 DSP 內(nèi)含兩個(gè)多通道緩沖串行口，一個(gè) 8 位并行與外部處理器通信的 HPI 口， 2 個(gè) 16 位定時(shí)器以及 6 通道 DMA 控制器；具有低功耗，適合電池供電設(shè)備等特點(diǎn)?？筛鶕?jù) DSP HPI 接口的 工作時(shí)序置 HPIENA 引腳為高電平，使能 DSP 進(jìn)入 HPI 工作模式，然后設(shè)置 TMS320VC5402 的 HPIC 寄存器和 HPIA 寄存器，使其工作在能夠配合 8 bit HPI Bootloader 狀態(tài)下。在正常工作情況下，當(dāng) PSC 減計(jì)數(shù)到 0 時(shí)， TDDR 的內(nèi)容加載到 PSC。 DDS 的數(shù)字化處理技術(shù)體現(xiàn)了頻率分辨率高、輸出相位連續(xù)、頻率轉(zhuǎn)換時(shí)間短、便于可集成等優(yōu)越性能，但同時(shí) DDS的全數(shù)字結(jié)構(gòu)也帶來(lái)了不利的因素，豐富的噪聲隨著主頻率一起輸出，使得降低誤差噪聲設(shè)計(jì)成為一個(gè)系統(tǒng)必須考慮的問(wèn)題。幅度量化誤差，也可以認(rèn)為是 DDS 中的 DAC 分辨率不夠引起的誤差。 此外，我還要感謝我的 父母這么多年來(lái)對(duì)我的養(yǎng)育之恩，他們的付出讓我能夠順利進(jìn)入大學(xué)學(xué)習(xí)。 幅度量化誤差在大多數(shù)情況下，每個(gè)相位對(duì)應(yīng)的幅度值都是一個(gè)無(wú)限小數(shù)，它并不能在 ROM 中準(zhǔn)確地存儲(chǔ)，通常 ROM 表的寬度越大，其存儲(chǔ)的數(shù)值就越接近真實(shí)值。 （ 3）如果有必要，可 以將 ST1 中的 INTM 位清 0，全局使能中斷。 TOUT 脈沖信號(hào)的周期等于CLKOUT 的周期。這樣，如果使用了該功能，只需設(shè)定一次 HPIA 即可實(shí)現(xiàn)連續(xù)數(shù)據(jù)塊的寫(xiě)入和讀出，只是在實(shí)現(xiàn)時(shí)，數(shù)據(jù)應(yīng)首先從主機(jī)發(fā)到 HPID 中，然后再根據(jù) HPIA 指定的地址把 HPID中的數(shù)據(jù)再寫(xiě)到片內(nèi) RAM 的地址中。本系統(tǒng)采取 DSP 的 HPI 口和單片機(jī)的 P0 口相連來(lái)作為數(shù)據(jù)傳輸口從而實(shí)現(xiàn)兩者的交互。 本系統(tǒng)軟件由主監(jiān)控程序模塊、信號(hào)產(chǎn)生模塊、人機(jī)交互模塊構(gòu)成。第二種方法簡(jiǎn)單易行，因此在電路設(shè)計(jì)中對(duì)元器件空余的輸入管腳均上拉到了高電平。 采用單緩沖方式時(shí)，始終保持低電平，使 DAC 鎖存器處于直通方式，的上升沿鎖存數(shù)據(jù)，并且刷新 DAC 轉(zhuǎn)換器，更新輸出結(jié)果。電容一般在 0~30pf 之間選擇，它們可以對(duì)時(shí)鐘頻率起到微調(diào)的作用。本方案輸出位寬選為 16bit。 ROM 表的設(shè)計(jì) 用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的取樣地址，進(jìn)行波形的相位幅值轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形的抽樣幅值， N 位的尋址 ROM相當(dāng)于把 0176。 4 穩(wěn)定性好。它們分別使高電平比較器 A1的同相輸入端和低電平比較器 A2的反相輸入端的參考電平為 2/3Vcc 和 1/3Vcc。正弦波振蕩器的名稱(chēng)一般由選頻網(wǎng)絡(luò)來(lái)命名。振蕩穩(wěn)定后。把累加的結(jié)果作為數(shù)據(jù)存儲(chǔ)器 ROM 的地址 ,對(duì)數(shù)據(jù)存儲(chǔ)器 ROM 進(jìn)行尋址 ,同時(shí)把累加運(yùn)算的結(jié)果反饋給相位累加器 ,以便進(jìn)行下一次累加運(yùn)算。 （ 3） DDS（直接數(shù)字合成）技術(shù)：采用數(shù)字化技術(shù)，通過(guò)控制相位的變化速度來(lái)直接產(chǎn)生各種頻率的信號(hào)。 正弦波可以看成是無(wú)數(shù)個(gè)點(diǎn)組成的，這些點(diǎn)與 x 軸的每個(gè)角度值對(duì)應(yīng)，通過(guò)給 x 賦不同的值就得到每一點(diǎn)的正弦波幅度值。具體體現(xiàn)在相對(duì)帶寬寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)及其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價(jià)比。 信號(hào)源有很多種分類(lèi)方法，其中一種方法可分為混和信號(hào)源和邏輯信號(hào)源兩種?；?DSP 的信號(hào)發(fā)生器正是以其編程的高度靈活性，波形的高精度與高 穩(wěn)定性等特點(diǎn)而脫穎而出，具有極