【正文】 4， 4． 26 試用數(shù)值比較器 74HC85 設(shè)計一個 8421BCD 碼有效性測試電路，當(dāng)輸人 為 8421BCD 碼時，輸出為 1，否則為 0。 1 4． 4． 31 由 4 位數(shù)加法器 74HC283 構(gòu)成的邏輯電路如圖題 4。 解：分析圖題 4． 4， 31 所示電路，根據(jù) MN 的不同取值，確定加法器 74HC283 的輸入端 B3B2B1B0 的值。當(dāng) MN＝ 01 時，輸入端 B3B2B1B0＝ 0010，加法器 的輸出 S＝ I＋ 2。 該電路為可控制的加法電路。如果 電路的初始狀態(tài)在 b，輸人信號 A 依次是 0、 0、 1，試求其相應(yīng)的輸出。 1． 6 所示的狀態(tài)表，可直接畫出與其對應(yīng)的狀態(tài)圖，如圖題解 6． 1。當(dāng)從初態(tài) b 開始，依次輸人 0、 0、 1 信號時，該時序電路將按圖題解 6， 1． 6（ b）所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為 0、 0、 0、 1。 2． 1（ a）所示時序電路，畫出其狀態(tài)表和狀態(tài)圖。 課后答案網(wǎng) 解：狀態(tài)方程和輸出方程： 分析圖題 6． 2。 解：激勵方程 狀態(tài)方程 課后答案網(wǎng) 輸出方程 Z=AQ1Q0 根據(jù)狀態(tài)方程組和輸出方程可列 出狀態(tài)表，如表題解 6． 2． 4 所示，狀態(tài)圖如圖題解 6。 分析圖題 6． 2． 5 所示同步時序電路，寫出各觸發(fā)器的激勵方程、電路的狀態(tài)方程組 和輸出方程，畫出狀態(tài)表和狀態(tài)圖。 2． 5 所示。 （ 1）列狀態(tài)轉(zhuǎn)換真值表和激勵表 由表題 6。 1 所示。從而，得到化簡的激勵方程組 輸出方程 Y=Q1Q0 Q1Q0A 由輸出方程和激勵方程話電路 課后答案網(wǎng) 試用下降沿出發(fā)的 D 觸發(fā)器設(shè)計一同步時序電路，狀態(tài)圖如 （ a） , S0S1S2 的編 碼如 （ a） 解：圖題 6． 3。電路需要兩個下降沿觸發(fā)的 D 觸發(fā)器實(shí)現(xiàn)，設(shè)兩個觸發(fā)器的輸出 為 Q Q0，輸人信號為 A，輸出信號為 Y （ 1）由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解 6。無效狀態(tài)的次態(tài)可用 無關(guān)項(xiàng) 表示。根據(jù) D 觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表 直接畫出 2 個卡諾圖，如圖題解 6． 3。 （ 3）由卡諾圖得激勵方程 ｜ 課后答案網(wǎng) 輸出方程 Y=AQ1 （ 4）根據(jù)激勵方程組和輸出方程畫出邏輯電路圖，如圖題解 6． 3． 4（ b）所示。由 D 觸發(fā)器的特性方程 Q＾ ← l＝ D，可得圖題解 6． 3， 4（ b） 所示電路的狀態(tài)方程組為 代入無效狀態(tài) 11，可得次態(tài)為 00，輸出 Y=1。 解： 74HC194 功能由 S1S0 控制 00 保持， 01 右移 10 左移 11 并行輸入 當(dāng)啟動信號端輸人一低電平時，使 S1=1，這時有 S。啟動信號撤消后，由于 Q。在移位過程中，因?yàn)? Q3Q Q Q0 中總有一個為 0，因而能夠維持 S1S0=01 狀態(tài)，使右移操作持續(xù)進(jìn)行下去。 由圖題解 6． 5。 試用上升沿觸發(fā)的 D 觸發(fā)器及門電路組成 3 位同步二進(jìn)制加 1 計數(shù)器；畫出邏輯圖 解： 3 位二進(jìn)制計數(shù)器需要用 3 個觸發(fā)器。 （ 1）列出該計數(shù)器的狀態(tài)表和激勵表，如表題解 所示 ? 課后答案網(wǎng) (2) 用卡諾圖化簡，得激勵方程 （ 3）畫出電路 用 JK 觸發(fā)器設(shè)計一個同步六進(jìn)制加 1 計數(shù)器 解：需要 3 個觸發(fā)器 課后答案網(wǎng) （ 1）狀態(tài)表，激勵表 （ 2）用卡諾圖化簡得激勵方程 （ 3）畫出電路圖 （ 4）檢查自啟動能力。 試用 74HCT161 設(shè)計一個計數(shù)器，其計數(shù)狀態(tài)為自然二進(jìn)制數(shù) 1001～ 1111。因此，可用 “反饋量數(shù)法 ”實(shí)現(xiàn)：令 74HCT161 的數(shù)據(jù)輸人端 D3D2D1D0 ＝ 1001，并將進(jìn)位信號 TC 經(jīng)反相器反相后加至并行置數(shù)使能端上。 5． 15 所示。 試分析電路，說明電路是幾進(jìn)制計數(shù)器 解：兩片 74HCT161 級聯(lián)后，最多可能有 162＝ 256 個不同的狀態(tài)。 18 所示電路中，數(shù)據(jù)輸人端所加的數(shù)據(jù) 01010010，它所對應(yīng)的十進(jìn)制數(shù)是 82，說明該電路在置數(shù)以后從 01010010 態(tài)開始計數(shù)，跳過了 82 個狀態(tài)。 試用 74HCT161 構(gòu)成同步二十四一制計數(shù)器，要求采用兩種不同得方法。將兩芯片的 CP 端直接與計數(shù) 脈沖相連，構(gòu)成同步電路，并將低位芯片的進(jìn)位信號連到高位芯片的計數(shù)使能端。 反饋清零法：利用 74HCT161 的 “異步清零 ”功能，在第 24 個計數(shù)脈沖作用后，電路的輸 出狀態(tài)為 00011000 時，將低位芯片的 Q3 及高位 芯片的 Q0 信號經(jīng)與非門產(chǎn)生清零信號，輸 出到兩芯片的異步清零端，使計數(shù)器從 00000000 狀態(tài)開始重新計數(shù)。 反饋置數(shù)法：利用 74HCT161 的 “同步預(yù)置 ”功能，在兩片 74HCT161 的數(shù)據(jù)輸入端上從高 位到低位分別加上 11101000（對應(yīng)的十進(jìn)制數(shù)是 232），并將高位芯片的進(jìn)位信號經(jīng)反相器 接至并行置數(shù)使能端。在第 24 個計數(shù) 脈沖作用后，將 11101000 狀態(tài)置人 計數(shù)器，并從此狀態(tài)開始重新計數(shù)。 5． 19（ b）所示。 （ 1） 64K1 （ 2） 256K4 （ 3） lM1 （ 4） 128K8 解：求解本題時，只要弄清以下幾個關(guān)系就能很容易得到結(jié)果： 存儲單元數(shù) =字?jǐn)?shù) 位數(shù) 地址線根數(shù)（地址碼的位數(shù)） n與字?jǐn)?shù) N的關(guān)系為： N=2n 數(shù)據(jù)線根數(shù)＝位數(shù) （ 1）存儲單元〓 64K1〓 64K（注： lK＝ 1024）；因?yàn)椋?64K〓 2?。 同理得： （ 2） 1M 個存儲單元， 18 根地址線， 4 根數(shù)據(jù)線。 ！ ＿ （ 4） lM 個存儲單元 ， 17 根地址線， 8 根數(shù)據(jù)線。所以，采用地址分時送人的方法，芯片 應(yīng)具有 10 根地址線。 解：采用 8K8 位的 sRAM 構(gòu)成 16K16 位的存儲器系統(tǒng)，必須同時進(jìn)行字?jǐn)U展和位擴(kuò)展。要將 8K16 位擴(kuò)展成 16K16 位的存儲器系統(tǒng)，還必須進(jìn)行字?jǐn)U展。系統(tǒng)共需要 4 片 8K8 位的 SRAM 芯片。其邏輯圖如圖題解 7。其中（ 0）和（ 1）、（ 2） 和（ 3）分別構(gòu)成兩個 8K16 位存儲系統(tǒng)；非門將 A13 反相，并將 A13 和 /A13 分別連接到兩組 8K16 的片選使 能端 CE 上，實(shí)