集成電路器件工藝ppt課件-閱讀頁(yè)
2025-05-14 04:50本頁(yè)面
【正文】 度低 ， 最小門(mén)延遲約為 80?100ns。 23 Al柵 MOS工藝缺點(diǎn) ? 制造源 、 漏極與制造柵極采用兩次掩膜步驟不容易對(duì)齊 。 若對(duì)不齊 ， 彩色圖象就很難看 。 24 Al柵 MOS工藝的柵極位錯(cuò)問(wèn)題 圖 25 鋁柵重疊設(shè)計(jì) ?柵極做得長(zhǎng)，同 S、 D重疊一部分 圖 26 鋁柵重疊設(shè)計(jì)的缺點(diǎn) l CGS、 CGD都增大了 。 27 克服 Al柵 MOS工藝缺點(diǎn)的根本方法 將兩次 MASK步驟合為一次 。 這種方法被稱為 自對(duì)準(zhǔn)技術(shù) 。 ? 多晶硅 Polysilicon， 原是絕緣體 ， 經(jīng)過(guò)重?cái)U(kuò)散 ， 增加了載流子 ， 可以變?yōu)閷?dǎo)體 ， 用作電極和電極引線 。 先利用光阻膠保護(hù) ， 刻出柵極 ， 再以多晶硅為掩膜 ， 刻出 S， D區(qū)域 。 經(jīng)過(guò) 擴(kuò)散 ， 雜質(zhì)不僅進(jìn)入硅中 ， 形成了 S和 D，還進(jìn)入多晶硅 ， 使它成為導(dǎo)電的柵極和柵極引線 。 l 無(wú)需重疊設(shè)計(jì) ， 減小了柵極尺寸 ， 漏 、 源極尺寸也可以減小 ， 即減小了晶體管尺寸 ， 提高了速度 ， 增加了集成度 。 31 NMOS工藝 由于電子的遷移率 me大于空穴的遷移率 mh，即有 me?, 因而 ， N溝道 FET的速度將比 P溝道 FET快 。 所以 , 直到 1972年突破了那些難關(guān)以后 , MOS工藝才進(jìn)入了 NMOS時(shí)代 。這樣，在漏極電壓作用下，源區(qū)電子沿導(dǎo)電溝道行進(jìn)到漏區(qū)，產(chǎn)生自漏極流向源極的電流。 ENMOS工作原理圖 39 ENMOS 工作原理圖 VgsVt， Vds=0V VgsVt， VdsVgsVt VgsVt， VdsVgsVt 圖 不同電壓情況下 ENMOS的溝道變化 P. 56 40 NMOS 工藝流程 圖 NMOS工藝的基本流程 41 表 NMOS的掩膜和典型工藝流程 M ask確定對(duì)象 工藝流程出發(fā)點(diǎn) P 型摻雜硅晶圓 ( ? = 7 52 00 m m ) ，生長(zhǎng) 1 m m 厚 氧化層 , 涂感光膠 ( Pho t oresist)1 有源區(qū) 紫外曝光使透光處光膠聚合 , 去除未聚合處 ( 有源區(qū) ) 光膠 , 刻蝕 ( eching ) 氧化層 , 薄氧化層 ( thin ox ) 形成 , 沉淀多晶硅層 , 涂感光膠2 離子注入?yún)^(qū) 曝光 , 除未聚合光膠 , 耗盡型 NM OS 有源區(qū)離子注入 ,沉淀多晶硅層 , 涂感光膠3 多晶硅線條圖形曝光 , 除未聚合光膠 , 多晶硅刻蝕 , 去除無(wú)多晶硅覆蓋的薄氧化層，以多晶硅為掩膜進(jìn)行 n 擴(kuò)散，漏源區(qū)相對(duì)于柵結(jié)構(gòu)自對(duì)準(zhǔn)，再生長(zhǎng) 厚 氧化層 , 涂感光膠4 接觸孔窗口( Con tacts c ut )曝光 , 除未聚合光膠 , 接觸孔刻蝕 , 淀積金屬層 , 涂感光膠5 金屬層線條圖形曝光 , 除未聚合光膠 , 金屬層刻蝕 , 鈍化玻璃層形成 ,涂感光膠6 焊盤(pán)窗口( Bon din g pad s)曝光 , 除未聚合光膠 , 鈍化玻璃層刻蝕42 圖 NMOS反相器電路圖和芯片剖面示意圖 S D D S 43 CMOS工藝 ?進(jìn)入 80年代以來(lái) ， CMOS IC以其近乎零的靜態(tài)功耗而顯示出優(yōu)于 NMOS， 而更適于制造 VLSI電路 ， 加上工藝技術(shù)的發(fā)展 ， 致使 CMOS技術(shù)成為當(dāng)前 VLSI電路中應(yīng)用最廣泛的技術(shù) 。 BiCMOS工藝 53 BiCMOS工藝技術(shù)大致可以分為兩類(lèi)：分別是 以 CMOS工藝為基礎(chǔ) 的 BiCMOS工藝和 以雙極工藝為基礎(chǔ) 的 BiCMOS工藝 。 影響 BiCMOS器件性能的主要部分是雙極部分 ， 因此以雙極工藝為基礎(chǔ)的 BiCMOS工藝用的
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1