數(shù)電第5章習題解答張克農(nóng)版-閱讀頁
2025-04-09 03:09本頁面
【正文】 作。所以，電路為136進制計數(shù)器。[解] 由圖可知，電路為全局反饋，根據(jù)反饋連接可得反饋態(tài) 由于74290為十進制計數(shù)器，Sn應按8421 BCD碼考慮。 ，試說明其邏輯功能。故 所以，該電路為同步196進制計數(shù)器。[解] 74163為同步式16進制集成加法計數(shù)器。 ，試分析該電路的邏輯功能。圖中CP送入CPD，CPU = 1配合，又，可知電路在CP脈沖作用下執(zhí)行減法計數(shù)。因此，8個CP脈沖一個計數(shù)循環(huán)。、X、Y和Z點的頻率。 [I]=1011，[II]=1000，[III]=0111，、II、III的使能輸入端。[解] t1時刻，寄存器II的數(shù)據(jù)1000送到總線，寄存器III接收，[I]=1011，[II]=1000，[III]=1000；t2時刻，寄存器III的數(shù)據(jù)1000送到總線，無數(shù)據(jù)接收，各寄存器數(shù)據(jù)不變；t3時刻，無數(shù)據(jù)傳送，各寄存器數(shù)據(jù)不變；t4時刻，寄存器I的數(shù)據(jù)1011送到總線，寄存器II、III接收，[I]=1011，[II]= [III]=1011。② 分析各功能塊電路的邏輯功能功能塊Ⅰ：在移位脈沖CP作用下逐位將A、B兩組數(shù)據(jù)分別移入RA、RB，8個CP脈沖過后，可將A、B兩組8位二進制數(shù)據(jù)存入移位寄存器。來一個CP脈沖后，一方面將RA和RB中的次低位數(shù)送入Ai和Bi輸入，并將最低位相加之和移入RS中，另一方面又將最低位相加產(chǎn)生的進位通過D FF輸入全加器的CI端，和次低位加數(shù)被加數(shù)一起決定相加之和及進位輸出，再來CP時又重復前述過程。全加器和D觸發(fā)器實現(xiàn)兩數(shù)串行加法運算。③ 分析總體邏輯功能電路總體實現(xiàn)兩組8位二進制數(shù)串行加法功能。(3) [RS]＝A＋B＝10010110 ，74154是416線譯碼器。[解] 由圖可見，74194構(gòu)成扭環(huán)形計數(shù)器，CP到來前先清零。CP012345678000010001100111011110111001100010000 試用計數(shù)器74290設(shè)計一個5421編碼的六進制計數(shù)器。具體設(shè)計如下(1)，(2) CP0123456789 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100(3) 。[解] (1) 由圖可見，當計數(shù)器狀態(tài)為0101時，復位條件滿足，計數(shù)器復位到0000，完成一次計數(shù)循環(huán)。 ，要求(1) 列出電路的狀態(tài)遷移關(guān)系(設(shè)初始狀態(tài)為0110)；(2) 寫出F的輸出序列。由于74194中右移數(shù)據(jù)輸入，且工作方式控制信號，構(gòu)成了環(huán)形計數(shù)器；而8選1MUX的地址輸入，因此，根據(jù)74194的輸出態(tài)序和MUX的選擇功能就能得出F的輸出序列。 ，其由A~H八部分構(gòu)成。(1) 根據(jù)輸入輸出波形圖，說明B框中應為何種電路?(2) 試用集成定時器(可附加JKFF)設(shè)計C框中電路；(3) 若已知測速范圍為0~9999，E、G框中各需集成器件若干?(4) E框中的計數(shù)器應為何種進制的計數(shù)器?試設(shè)計之?(5) 若G框中采用74LS47，H框中應為共陰還是共陽顯示器?當譯碼器輸入代碼為0110和1001時，顯示的字形為何?[解] (1) 圖中輸入為緩變信號，輸出為矩形波，所以，B框中應為施密特觸發(fā)器。 具體設(shè)計可采用任一種集成計數(shù)器，直接選用10進制集成計數(shù)器實現(xiàn)時，電路最簡單。邏輯圖如圖解 。Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7Q12Q13Q14Q15Q8 Q9 Q10 Q11
法律信息相關(guān)推薦
鄂ICP備17016276號-1