基于fpga的交通燈控制課程設計報告-閱讀頁
2025-04-07 06:33本頁面
【正文】 reg clk_out。 //50_000_000=1011_1110_1011_1100_0010_0000_00 parameter t=25_000_00。if(counter==t/21) begin clk_out=!clk_out。 end endendmodule總結a. 用Quartus II (32Bit)軟件建立工程：，再建立verilog HDL file HDL file 后，在里面寫入兩個程序（一個主程序，一個子程序），將寫好的程序保存，并編譯，確定沒有錯誤后，輸入引腳分配。g. 在全編譯沒有錯誤之后。通過這次交通燈課程設計使我懂得了理論與實際相結合是很重要的，只有理論是遠遠不夠的，只有把所學的理論知識與實踐結合起來，從理論中得出結論，才能真真的為社會服務，從而提高自己的實際動手能力和獨立思考能力。達到了理論與實際結合的目的，不僅學到了知識，還鍛煉了自己。百度、搜狗等搜索引擎的搜索結果（網絡參考）數字邏輯設計與實踐數字電路及系統(tǒng)設計教師評語成績
電大資料相關推薦
鄂ICP備17016276號-1