智能儀器第一章ppt課件-閱讀頁
2025-01-29 19:59本頁面
【正文】 )將使 智能儀器的設(shè)計(jì)提升到一個(gè)新階段 計(jì)算機(jī)可以分成通用計(jì)算機(jī)系統(tǒng)和嵌入式計(jì)算機(jī)系統(tǒng) (簡(jiǎn)稱嵌入式系統(tǒng) )。 很顯然 ， 智能儀器屬于嵌入式系統(tǒng) ， 它雖然以微型計(jì)算機(jī)為核心 ， 但它不以計(jì)算機(jī)的形態(tài)出現(xiàn)；而是 作為宿主設(shè)備的控制器智能地體現(xiàn)儀器設(shè)備的功能 。 SOC的核心思想就是要把整個(gè)應(yīng)用電子系統(tǒng) (除／無法集成的電路 )全部集成在一個(gè)芯片中，避免了大量 PCB板的設(shè)計(jì)及板級(jí)調(diào)試工作；SOC是以功能 IP(Intellectual Property)為基礎(chǔ)的系統(tǒng)固件和電路綜合技術(shù)。 ASIC、 FPGA／ CPLD技術(shù) ASIC(Application Specific Integrated Circuits， 專用集成電路 )無論在價(jià)格 、 集成度 ，還是在產(chǎn)量 、 產(chǎn)值方面均取得了飛速發(fā)展 。 FPGA(Field Programmable Gates Array， 現(xiàn)場(chǎng)可編程門陣列 ) CPLD(Complex Programmable Logic Device， 復(fù)雜可編程邏輯器件 ) FPGA／ CPLD的規(guī)模比較大，適合于時(shí)序、組合等邏輯電路應(yīng)用場(chǎng)合，它可以替代幾十甚至上百塊通用 IC芯片。電路保持不動(dòng)的情況下，改變內(nèi)部硬件連接關(guān)系的描述，就能實(shí)現(xiàn)一種新的功能。 （ 1） FPGA／ CPLD芯片的規(guī)模也越來越大 ， 其單片邏輯門數(shù)已達(dá)到數(shù)十萬門 ， 它所能實(shí)現(xiàn)的功能也越來越強(qiáng) ， 同時(shí)也可以實(shí)現(xiàn)系統(tǒng)集成 。研制開發(fā)費(fèi)用相對(duì)較低。 在計(jì)算機(jī)和必要的儀器硬件確定之后 ， 軟件就是 PCI儀器發(fā)展的關(guān)鍵 。 NI （ National Instruments ） 公司 1986 年 設(shè) 計(jì) 的LabVlEWl． 0， 2022年發(fā)展到 Labview7． 0， 推動(dòng)虛擬儀器技術(shù)的發(fā)展 。 虛擬儀器系統(tǒng)由用戶定義 ； 儀器硬件模塊化 ；可重用和重新配置； 系統(tǒng)功能 、 規(guī)模可通過修改軟件 、 更換儀器硬件而增減；技術(shù)更新速度快 (1— 2年 )， 開發(fā)維護(hù)費(fèi)用低 。 軟件包中不但有各種輸入工具和仿真工具 ， 而且還有版圖設(shè)計(jì)工具和編程器等全線產(chǎn)品 ， 電路設(shè)計(jì)人員在很短的時(shí)間內(nèi)就可完成電路的輸入 、 編譯 、 優(yōu)化 、 仿真 ， 直至最后芯片的制作 (物理版圖映射 )。 它大大加快了新產(chǎn)品的試制速度 ， 減少了庫存風(fēng)險(xiǎn)與設(shè)計(jì)錯(cuò)誤所帶來的危險(xiǎn) ， 從而提高了企業(yè)在市場(chǎng)上的競(jìng)爭(zhēng)能力和應(yīng)變能力 。 FPGA／CPLD適合于正向設(shè)計(jì) (從電路原理圖到芯片級(jí)的設(shè)計(jì) )，對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)也非常有利。 表現(xiàn)在兩個(gè)方面： ★ 智能儀器要上網(wǎng) ， 完成數(shù)據(jù)傳輸 、 遠(yuǎn)程控制與故障診斷等； ★ 構(gòu)建網(wǎng)絡(luò)化測(cè)試系統(tǒng) ， 將分散的各種不同測(cè)試設(shè)備掛接在網(wǎng)絡(luò)上 ， 通過網(wǎng)絡(luò)實(shí)現(xiàn)資源 、 信息共享 ，協(xié)調(diào)工作 ， 共同完成大型復(fù)雜系統(tǒng)的測(cè)試任務(wù) 。 用于測(cè)試和控制的網(wǎng)絡(luò)與以信息共享為目的的信息網(wǎng)不同 ， 前者采用工業(yè) Ether，后者采用快速 Ether。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1