智能儀器第一章ppt課件(參考版)
2025-01-17 19:59本頁面
【正文】 構(gòu)建網(wǎng)絡(luò)化測試系統(tǒng)需考慮的問題： ◇ 系統(tǒng)要具有開放性和互操作性； ◇ 系統(tǒng)的實(shí)時(shí)性和時(shí)間的確定性； ◇ 系統(tǒng)的成本盡可能低，通用性好； ◇ 基本功能單元必須是智能化的，帶有本地微理 器和存儲(chǔ)器，具有網(wǎng)絡(luò)化接口。 網(wǎng)絡(luò)與通信技術(shù) 網(wǎng)絡(luò)化測試系統(tǒng)主要由兩大部分組成： ◆ 組成系統(tǒng)的基本功能單元 (PC儀器 、 網(wǎng)絡(luò)化測量儀器 、 網(wǎng)絡(luò)化傳感器 、 網(wǎng)絡(luò)化測量模塊 )； ◆ 連接各基本功能單元的通信網(wǎng)絡(luò) 。 隨著網(wǎng)絡(luò)技術(shù) 、 通信技術(shù)的高速發(fā)展與廣泛應(yīng)用 ， 網(wǎng)絡(luò)化測試技術(shù)受到廣泛關(guān)注 ， 這必將對(duì)網(wǎng)絡(luò)時(shí)代的測試儀器和測試技術(shù)產(chǎn)生革命性變化 。 （ 5）電路設(shè)計(jì)人員使用 FPGA／ CPLD進(jìn)行電路設(shè)計(jì)時(shí)，不需要具備專門的 IC(集成電路 )深層次的知識(shí)， FPGA／ CPLD軟件易學(xué)易用，可以使設(shè)計(jì)人員更能集中精力進(jìn)行電路設(shè)計(jì)。 當(dāng)電路有少量改動(dòng)時(shí) ， 更能顯示出 FPGA／ CPLD的優(yōu)勢(shì) 。 LabVlEW等圖形化軟件技術(shù) → 虛擬儀器 （ 4） FPGA／ CPLD芯片的電路設(shè)計(jì)周期很短 。 圖形化編程語言建立的虛擬儀器面板 ， 完成對(duì)儀器的控制 、 數(shù)據(jù)采集 、 數(shù)據(jù)分析和數(shù)據(jù)顯示功能 。 軟件就是儀器成為流行的說法 。 （ 3） FPGA／ CPLD芯片和 EPROM(Flash存儲(chǔ)器 )配合使用時(shí)，用戶可以反復(fù)地編程、擦除、使用或者在外圍電路不動(dòng)的情況下用不同的 EPROM(Flash存儲(chǔ)器 )就可實(shí)現(xiàn)不同的功能。 應(yīng)用 FPGA／ CPLD的優(yōu)點(diǎn) （ 2） FPGA／ CPLD芯片在出廠之前都做過百分之百的測試，不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用，設(shè)計(jì)人員只需在自己的實(shí)驗(yàn)室里就可以通過相關(guān)的軟硬件環(huán)境來完成芯片的功能設(shè)定。 比較典型的有 Xilinx公司的 FPGA器件系列 Altera公司的 CPLD器件系列。 這種芯片具有可編程性和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)。 因此 ，對(duì)儀器設(shè)計(jì)者來說 ， 很有意義的一項(xiàng)工作是把一些性能要求很高的線路單元設(shè)計(jì)成專用集成電路而使智能儀器的結(jié)構(gòu)更緊湊 ， 性能更優(yōu)良 ， 保密性更強(qiáng) 。 在 SOC設(shè)計(jì)中，設(shè)計(jì)者面對(duì)的不再是電路芯片，而是根據(jù)所設(shè)計(jì)系統(tǒng)的固件特性和功能要求，選擇相應(yīng)的單片機(jī) CPU內(nèi)核和成熟優(yōu)化的IP內(nèi)核模塊，這樣就基本上 消除了器件信息障礙， 加快了設(shè)計(jì)速度，SOC將使系統(tǒng)設(shè)計(jì)技術(shù)發(fā)生革命性的變化，這標(biāo)志一個(gè)全新時(shí)代已經(jīng)到來。 ● 片上系統(tǒng) (SOC)的發(fā)展更是為智能儀器的開發(fā)及性能的提高開辟了更加廣闊的前景。 而 嵌入式系統(tǒng)則是指把微處理器 、 單片機(jī)(微控制器 )、 DSP芯片等作為 “ 控制與處理部件 ” ， 雖然嵌入式系統(tǒng)的核心是計(jì)算機(jī) ， 但它是以某種設(shè)備的形式出現(xiàn)的 ， 其外觀不再具備計(jì)算機(jī)的形態(tài) 。 新型 DSP芯片接口功能大大加強(qiáng) ， 甚至集成了 DSP與ARM雙核
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1