基本模型計(jì)算機(jī)設(shè)計(jì)與實(shí)現(xiàn)-閱讀頁(yè)
2024-09-14 20:03本頁(yè)面
【正文】 器、寄存器或鎖存器，并通過(guò)三態(tài)門向內(nèi)部數(shù)據(jù)總線輸出數(shù)據(jù)； C 字段譯碼后輸出的信號(hào)主要用于指令分支判斷。 取指令和指令譯碼 1. 取指令階段 （ 1）將程序計(jì)數(shù)器（ PC）中的內(nèi)容通過(guò)總線送至存儲(chǔ)器地址寄存器（ AR）， （ 2） PC 的內(nèi)容遞增，為取下一條指令做好準(zhǔn)備。 （ 4）根據(jù)地址寄存器中的地址將對(duì)應(yīng)存儲(chǔ)空間的指令取出通過(guò)總線放到指令寄存器中。 （ 6）指令譯碼器（ ID）的內(nèi)容送操作控制器。 3. 執(zhí)行階段 執(zhí)行指令階段完成指令規(guī)定的各種操作。計(jì)算機(jī)的基本操作過(guò)程就是取指令、取操作數(shù)、執(zhí)行指令，然后再取下一條指令??如此周而復(fù)始，直至遇到停機(jī)指令或外來(lái)的干預(yù)為止。步驟如下： （ 1）填寫微地址。 （ 2）確定下地址 uA5～ uA0。 （ 3）確定操作控制信號(hào)。 （ 4）確定微指令碼。這樣就得到了如圖 31 所示完整的微程序流程圖和表 所示的微代碼表。例如，此 CPU 設(shè)定的指令系統(tǒng)共由五條指令組成，那么應(yīng)用程序可以由這五條指令中的任何幾條指令組成。 控制存儲(chǔ)器 用于存放指令系統(tǒng)所對(duì)應(yīng)的全部微程序 微指令寄存器 IR 用來(lái)存放從控制存儲(chǔ)器讀出的一條微指令的信息 微指令地址形成部件 又稱微指令地址發(fā)生器，用來(lái)形成將要執(zhí)行的下一條微指令的地址，簡(jiǎn)稱微地址。它需要兩個(gè) CPU 周期，其中取指令階段需要一個(gè) CPU 周期，執(zhí)行指令階段需要一個(gè) CPU 周期。 ② PC 的內(nèi)容加 1，變 成 01H，為取下一條指令做好準(zhǔn)備。 ④ 00H 單元的內(nèi)容 00H 傳送到寄存器 IR。 ⑥ 譯碼結(jié)果送操作控制器（時(shí)序發(fā)生器）。取指令階段結(jié)束。 ⑨ 將輸入的數(shù)據(jù)送數(shù)據(jù)寄存器 R0。 計(jì)算機(jī)組成原理課程設(shè)計(jì) 16 模型 CPU 的硬件仿真 在在硬件上進(jìn)行測(cè)試時(shí)，首先要進(jìn)行波形仿真，在仿真的過(guò)程中可以發(fā)現(xiàn)存在的問(wèn)題，及時(shí)的進(jìn)行解決，這樣可以減少在實(shí)際的硬件測(cè)試時(shí)的麻煩。仿真波形如下： 圖 41仿真波形 （ 1） 按 1 次系統(tǒng)復(fù)位鍵 8，并置鍵 8 為高電平，使 CPU 允許正常工作； （ 2）控制開關(guān)（鍵 鍵 3）設(shè)置為 SWB、 SWA=1,1，處于程序執(zhí)行方式， 控制臺(tái)： RP （ 11） ； （ 3）通過(guò)鍵 鍵 1 輸入運(yùn)算數(shù)據(jù)，如 56H， （ 4）然后每按鍵 7兩次產(chǎn)生一個(gè) STEP單步脈沖，跟蹤機(jī)器指令和微指令程序的執(zhí)行。 表 STEP MC PC IR uA 01 018110 00 23 02 018001 00 01 03 01ED82 01 0 第一次取指 PC_B、 LDAR、 LDPC（ pc+1）、 計(jì)算機(jī)組成原理課程設(shè)計(jì) 17 2 取指令的操作碼 04 00C048 01 00 10 LDIR將指 令送入指令寄存器 05 001001 01 00 01 鍵 3，鍵 4的值被輸入 R0 06 01ED82 02 00 02 第二次取指 PC_B、 LDAR、 LDPC（ pc+1） 07 00C048 02 10 11 LDIR將指令送入指令寄存器 08 01ED83 03 10 03 和指令 00ED82的功能一樣不過(guò)這次去的是指令的地址碼 取第二條指令的地址碼 09 00E004 03 10 04 LDAR 將指令的操作嗎放入地址寄存器 10 00B005 03 10 05 內(nèi)存 0AH的值被輸入 DR2 11 01A206 03 10 06 R0的值被輸入 DR1 12 919A01 03 10 01 DR1+DR2的值被輸入 R0 13 01ED82 04 10 02 第三次取指 PC_B、 LDAR、 LDPC（ pc+1）、取指令的操作碼 14 00C048 04 20 1 LDIR將指令送入指令寄存器 計(jì)算機(jī)組成原理課程設(shè)計(jì) 18 2 15 01ED87 05 20 07 取第三條指令的地址碼 16 00E00D 05 20 15 將取出的地址碼放入地址存儲(chǔ)器 17 038201 05 20 01 根據(jù)地址寄存器的地址 內(nèi)存 0BH位置出現(xiàn)加法和 8AH 18 01ED82 06 20 02 第四次取指令的操作碼 19 00C048 06 30 13 將取出的指令的操作碼放入指令寄存器 20 01ED8E 07 30 16 第四次取指令的地址碼 21 00E00F 07 30 17 將取出的地址碼放入地址存儲(chǔ)器 22 00A015 07 30 25 根據(jù)地址寄存器的地址將 RAM中的內(nèi)容取出放到 DR1中 23 010A01 07 30 01 打開 ALU_B將數(shù)據(jù)送到總線，并打開 LED_B輸出到顯示器 24 01ED82 08 30 02 第五次取指令的操作碼 25 00C048 08 40 1 將取出的指令的操作碼放入指令寄存器 計(jì)算機(jī)組成原理課程設(shè)計(jì) 19 使用 QuartusⅡ的 InSystem Memory Content Editor了解 CPU運(yùn)行情況。 ② 利用 QuartusⅡ的 InSystem Memory Content Editor，將載于 FPGA中 CPU內(nèi) RAM/ROM的數(shù)據(jù)讀出。 當(dāng)我看到這次課程設(shè)計(jì)的題目時(shí)，從 心里就有一種無(wú)法預(yù)知自己能否做出來(lái)的感覺(jué)，于是在拿到題目后，便把實(shí)驗(yàn)指導(dǎo)書認(rèn)真仔細(xì)的看了好幾遍，在看完之后，回頭琢磨了一下題目，分析模型機(jī)的概念，他的組成部分，這才有了一點(diǎn)點(diǎn)的頭緒，于是便給小組的各個(gè)成員分工，每一個(gè)小組成員負(fù)責(zé)自己的那一部分。 通過(guò)這次的課程設(shè)計(jì)，學(xué)習(xí)到了怎么去團(tuán)隊(duì)合作，大家一起集思廣益，在設(shè)計(jì)的過(guò)程中總是會(huì)和班上的幾個(gè)同學(xué)好好的討論，在這個(gè)過(guò)程中又發(fā)現(xiàn)了好多的問(wèn)題，當(dāng)然也解決了好些問(wèn)題，因?yàn)閺膩?lái)就沒(méi)有設(shè)計(jì)過(guò)，以前所做的實(shí)驗(yàn)，書本上都會(huì)做詳細(xì)的講解，而且做的 只是其中的一個(gè)部分，這次所面對(duì)的是一個(gè)綜合性的設(shè)計(jì)。 [1] 白中英 主編 .《數(shù)字邏輯與數(shù)字系統(tǒng) 第四版科學(xué)出版社 .2020 [2] 白中英 主編 .《計(jì)算機(jī)組成原理》 科學(xué)出版社 .2020 [3] 潘松 主編 .《現(xiàn) 代計(jì)算機(jī)組成原理》 科學(xué)出版社 . 2020 [4] 胡景春 主編 .《計(jì)算機(jī)組成結(jié)構(gòu)實(shí)驗(yàn)教學(xué)指導(dǎo)》 南昌航空大學(xué) .2020 計(jì)算機(jī)組成原理課程設(shè)計(jì) 21 附錄 計(jì)算機(jī)組成原理課程設(shè)計(jì) 22 附圖一 三個(gè)寄存器控制電路 附圖二 三個(gè)工作寄存器 附圖三 A字段 38 譯碼器 計(jì)算機(jī)組成原理課程設(shè)計(jì) 23 附圖四 B 字段 38 譯碼器 附圖五 C 字段 38 譯碼器 附圖六 微指令控制器 計(jì)算機(jī)組成原理課程設(shè)計(jì) 24 附圖七 微地址寄存器 附圖八 頂層設(shè)計(jì)圖
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1