【正文】 P36 第 3 章 系統(tǒng)總線 1. 什么是總線？總線傳輸有何特點？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點？ 答 ： 個部件共享的傳輸部件。 為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。 5. 解釋下列概念： 總線寬度、總線帶寬、總線復(fù)用、 總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。 總線寬度 ： 通常指數(shù)據(jù)總線的根數(shù)； 總線帶寬 ： 總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)； 總線復(fù)用 ： 指同一條信號線可以分時傳輸不同的信號。 6. 試比較同步通信和異步通信。適合于速度差別不大的場合 。 8. 為什么說半同步通信同時保留了同步通信和異步通信的特點？ 答 ：半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。 11. 畫一個具有雙 向傳輸功能的總線邏輯圖。 a 0a 1a n b nb 1b 0a 至 b b 至 a 12. 設(shè)數(shù)據(jù)總線上接有 A、 B、 C、 D 四個寄存器，要求選用合適的 74 系列芯片，完成下列邏輯設(shè)計： （ 1） 設(shè)計一個電路，在同一時間實現(xiàn) D→ A、 D→ B 和 D→ C 寄存器間的傳送； （ 2） 設(shè)計一個電路，實現(xiàn)下列操作： T0 時刻完成 D→ 總線； T1 時刻完成總線 → A； T2 時刻完成 A→ 總線； T3 時刻完成總線 → B。 T 和 cp 的時間關(guān)系如圖 （ 1） 所示。三態(tài)門 2 受 T2＋ T3 控制，以確保 T2 時刻 A→總線，以及 T3 時刻總線→接收門 2→ B。 圖 (2) 第 四 章 3. 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計算機(jī)如何管理這些層次？ 答：存儲 器的層次結(jié)構(gòu)主要體現(xiàn)在 Cache主存和主存 輔存這兩個存儲層次上。 主存 輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。 主存與 CACHE 之間的信息調(diào)度功能全部由硬件自動完成。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。 解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。 存儲器帶寬 = 1/200ns 32 位 = 160M 位 /秒 = 20MB/秒 = 5M 字 /秒 注意 ： 字長 32 位 ， 不是 16位。 解：存儲容量是 64KB 時，按字節(jié)編址的尋址范 圍就是 64K， 如按字編址，其尋址范圍為： 64K / （ 32/8） = 16K 主存字地址和字節(jié)地址的分配情況 ：（略） 。 答：略。 解：刷新 ： 對 DRAM 定期進(jìn)行的全部重寫過程； 刷新原因 ： 因電容泄漏而引起 的 DRAM 所存信息的衰減需要及時補(bǔ)充，因此安排了定期刷新操作； 常用的刷新方法有三種 ： 集中式、分散式、異步式。 分散式：在每個讀 /寫周期之后插入一個刷新周期，無 CPU 訪存死時間 。 10. 半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？ 解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼。 11. 一個 8K 8 位的動態(tài) RAM 芯片，其內(nèi)部結(jié)構(gòu)排列成 256 256 形式，存取周期為 s。要求將 64K分成 4 個頁面，每個頁面分 16 組，指出共需多少片存儲芯片。首先應(yīng)確定各級的容量： 頁面容量 = 總?cè)萘? / 頁面數(shù) = 64K 8 / 4 = 16K8 位 ， 4片 16K 8字串聯(lián)成 64K 8位 組容量 = 頁面容量 / 組數(shù) = 16K8 位 / 16 = 1K8 位 ， 16 片 1K 8 位字串聯(lián)成 16K 8 位 組內(nèi)片數(shù) = 組容量 / 片容量 = 1K8 位 / 1K4 位 = 2 片 ，兩片 1K 4 位芯片位并聯(lián)成 1K 8 位 存儲器邏輯框圖：（ 略 ） 。 解：存儲基元總數(shù) = 64K8 位 = 512K 位 = 219位； 思路： 如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因為地址位數(shù)和字?jǐn)?shù)成 2 的冪的關(guān)系，可較好地壓縮線數(shù)。片字?jǐn)?shù) 減 片位數(shù)均按 2 的冪變化。 14. 某 8 位微型機(jī)地址碼為 18 位，若使用 4K4 位的 RAM 芯片組成模塊板結(jié)構(gòu)的存儲器，試問： （ 1）該機(jī)所允許的最大主存空間是多少？ （ 2）若每個模塊板為 32K8 位，共需幾個模塊板？ （ 3）每個模塊板內(nèi)共有幾片 RAM 芯片？ （ 4）共有多少片 RAM？ （ 5） CPU 如何選擇各模塊板？ 解：（ 1）該 機(jī)所允許的最大主存空間是 ： 218 8 位 = 256K 8 位 = 256KB （ 2）模塊板總數(shù) = 256K8 / 32K8 = 8 塊 （ 3）板內(nèi)片數(shù) = 32K8 位 / 4K4 位 = 82 = 16 片 （ 4）總片數(shù) = 16 片 8 = 128 片 （ 5） CPU 通過最高 3 位地址譯碼 輸出 選 擇模板 ，次高 3 位地址譯碼 輸出選擇芯片 ?，F(xiàn)有下列存儲芯片： ROM（ 2K8 位，4K4 位， 8K8 位）， RAM（ 1K4 位， 2K8 位， 4K8 位），及 74138 譯碼器和其他門電路（門電路自定）。要求： （ 1）最小 4K 地址為系統(tǒng)程序區(qū)， 4096~16383 地址范圍為用戶程序區(qū)； （ 2）指出選用的存儲芯片類型及數(shù)量； （ 3）詳細(xì)畫出片選邏輯。 （ 4）根據(jù)（ 1）的連接圖，若出現(xiàn)地址線 A13與 CPU 斷線，并搭接到高電平上，將出現(xiàn)什么后果？ 解：（ 1） CPU 與存儲器芯片連接邏輯圖： C P UR A M 07 4 1 3 8R A M 1D 0D 7A 1 2A 00Y12Y7YA 1 5A 1 4A 1 3MR EQA2G B2G1ABC CSCS CS. . .. . .. . .. . . . . . . . .. . .......R A M 7. . ....W/RWEWE WE+ 5 V （ 2）地址空間分配圖： RAM0:0000H1FFFH RAM1:20xxH3FFFH RAM2:4000H5FFFH RAM3:6000H7FFFH RAM4:8000H9FFFH RAM5:A000HBFFFH RAM6:C000HDFFFH RAM7:E000HFFFFH （ 3）如果運行時發(fā)現(xiàn)不論往哪片 RAM寫入數(shù)據(jù)后，以 A000H為起始地址的存儲芯片 (RAM5)都有與其相同的數(shù)據(jù)，則根本的故障原因為：該存儲芯片的片選輸入端很可能總是處于低電平。 （ 4）如果地址線 A13與 CPU 斷線，并搭接到高電平上，將會出現(xiàn) A13 恒為 “1” 的情況。若對 A13=0 的地址空間（偶數(shù)片）進(jìn)行訪問，只能錯誤地訪問到 A13=1 的對應(yīng)空間 (奇數(shù)片 )中去。 解：有效信息均為 n=4 位，假設(shè)有效信息用 b4b3b2b1 表示 校驗位位數(shù) k=3 位，（ 2k=n+k+1） 設(shè)校驗位分別為 c c c3，則漢明碼共 4+3=7 位，即： c1c2b4c3b3b2b1 校驗位在漢明碼中分別處于第 4 位 c1=b4⊕ b3⊕ b1 c2=b4⊕ b2⊕ b1 c3=b3⊕ b2⊕ b1 當(dāng)有效信息為 1100 時， c3c2c1=011,漢明碼為 1110100。 當(dāng)有效信息為 1110 時， c3c2c1=101,漢明碼為 1011110。 18. 已知收到的漢明碼（按配偶原則配置）為 1100100、 110011 1100000、 1100001，檢查上述代碼是否出錯？第幾位出錯？ 解：假設(shè)接收到的漢明碼為： c1’ c2’ b4’ c3’ b3’ b2’ b1’ 糾 錯過程如下： P1=c1’ ⊕ b4’ ⊕ b3’ ⊕ b1’ P2=c2’ ⊕ b4’ ⊕ b2’ ⊕ b1’ P3=c3’ ⊕ b3’ ⊕ b2’ ⊕ b1’ 如果收到的漢明碼為 1100100，則 p3p2p1=011，說明代碼有錯，第 3 位（ b4’ ）出錯，有效信息為： 1100 如果收到的漢明碼為 1100111，則 p3p2p1=111，說明代碼有錯，第 7 位（ b1’ ）出錯，有效信息為： 0110 如果收到的漢明碼為 1100000，則 p3p2p1=110，說明代碼有錯，第 6 位（ b2’ ）出錯，有效信息為： 0010 如果收到的漢明碼為 1100001，則 p3p2p1=001，說明代碼有錯，第 1 位（ c1’ ）出錯，有效信息為： 0001 22. 某機(jī)字長 16 位，常規(guī)的存儲空間為 64K 字，若想不改用其他高速的存儲芯片，而使訪存速度提高到 8 倍，可采取什么措施？畫圖說明。存儲系統(tǒng)中 Cache— 主存層次采用了程序訪問的局部性原理。因為 Cache 在 CPU 芯片內(nèi)， CPU 訪問 Cache 時不必占用外部總線 。 3）可提高存取速度。 將指令 Cache 和數(shù)據(jù) Cache 分開有如下好處： 1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成 。 3）數(shù)據(jù) Cache 對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例 32 位），也可支持浮點數(shù)據(jù)（如 64 位）。 30. 一個組相連映射的 CACHE 由 64 塊組成，每組內(nèi)包含 4 塊。試問主存和高速存儲器的地址各為幾位？畫出主存地址格式。寫出 51/1227/1024 所對應(yīng)的機(jī)器數(shù)。 （ 2）階碼和尾數(shù)均為補(bǔ)碼 。 解：據(jù)題意畫出該浮點數(shù)的格式： 階符 1 位 階碼 4 位 數(shù)符 1 位 尾數(shù) 10 位 將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制： x1= 51/128= = 21 * 011B x2= 27/1024= = 25*(） 則以上各數(shù)的浮點規(guī)格化數(shù)為： （ 1） [x1]浮 =1， 0001； 011 000 0 [x2]浮 =1， 0101； 110 000 0 （ 2） [x1]浮 =1， 1111； 011 000 0 [x2]浮 =1， 1011； 010 000 0 （ 3） [x1]浮 =0， 1111； 011 000 0 [x2]浮 =0， 1011； 010 000 0 16． 設(shè)機(jī)器數(shù)字長為 16 位，寫出下列各種情況下它能表示的數(shù)的范圍。 （ 1）無符號數(shù)； （ 2）原碼表示的定點小數(shù) 。 （ 4）補(bǔ)碼表示的定點整數(shù) 。 （ 6）浮點數(shù)的格式為：階碼 6 位 （含 1 位 階符 ）， 尾數(shù) 10 位（ 含 1位 數(shù)符）。 （ 7）浮點 數(shù)格式同（ 6），機(jī)器數(shù)采用補(bǔ)碼規(guī)格化形式，分別寫出其對應(yīng)的正數(shù)和負(fù)數(shù)的真值范圍。 [x1]原 = 1010； [y1]補(bǔ) = 0100； [z1]反 = 1111； [x2]原 = 1000； [y2]補(bǔ) = 1000； [z2]反 = 1000； [x3]原 = 1001； [y3]補(bǔ) = 1001； [z3]反 = 1001。 （ 1） A=9/64， B=13/32，求 A+B。 （ 3） A=3/16， B=9/32，求 A+B。 （ 5） A=115， B=24，求 A+B。y] 補(bǔ) . （ 1） x=2011 100 ， y=2010 （ 100）； （ 2） x=2011 （ 010）， y=2010 （ 111）； （ 3） x=2101 （ 101）， y=2100 （ 111)。 4）舍入：無 5）溢出：無 則： x+y=2101 （ 000） xy =2010 010 （ 2） x=2011 （ ） ,y=2010 （ ） [x]補(bǔ) =1， 101； 110, [y]補(bǔ) =1， 110； 001 1） 對階：過程同 (1)的 1），則 [x]補(bǔ) =1， 110； 111 2）尾數(shù)運算： [Mx]補(bǔ) +[My]補(bǔ) = + 11. 100001 = [Mx]補(bǔ) +[My]補(bǔ) = + = 3）結(jié)果規(guī)格化： [x+y]補(bǔ) =11， 110； 000,已是規(guī)格化數(shù) [xy]補(bǔ) =11， 110； 110 =11， 100； （ 尾數(shù) 左規(guī) 2 次，階碼減2） 4）舍入：無 5）溢出：無 則： x+y=2010 （