【正文】 令可訪問多大的存儲(chǔ)空間？ 解：（ 1）如采用 RS 型指令，則此指令一定是二地址以上的地址格式，指令格式如下： OP（ 6 位） R（ 5 位） I(1 位 ) A（ 20 位） 操作碼字段 OP 占 6 位，因?yàn)?26=64； 寄存器編號(hào) R 占 5 位，因?yàn)?25=32； 間址位 I 占 1 位，當(dāng) I=0，存儲(chǔ)器尋址的操作數(shù)為直接尋址，當(dāng) I=1 時(shí)為間接尋址； 形式地址 A 占 20 位，可以直接尋址 220字。還可以通過 16 位的基址寄存器左移 6 位再和形式地址 A 相加，也可達(dá)到同樣的效果。安排如下： 硬件設(shè)頁面寄存器 PR（ 16 位），用來存放頁面地址。在完成指令尋址方式所規(guī)定的尋址操作后，得有效地址 EA（ 6 位），再由硬件自動(dòng)完成段尋址，最后得 22 位物理地址。變址尋址由于變址寄存器的內(nèi)容由用戶 給定，而 且 在程序的執(zhí)行過程中允許用戶修改，而其形式地址始終不變，故變址尋址的指令便于用戶編制處理數(shù)組問題的程序。 （ 3） 由于存儲(chǔ)字長為 16 位，故一次間址的尋址范圍為 216； 若多次間址，需用存儲(chǔ)字的最高位來區(qū)別是否繼續(xù)間接尋址，故尋址范圍為 （ 4）立即數(shù)的范圍 為 32—— 31（有符號(hào)數(shù)），或 0—— 63（ 無符號(hào)數(shù) ）。 11. 畫出先變址再間址及先間址再變址的尋址過程示意圖。） 9. 試比較間接尋址和寄存器間接尋址。 答： 對(duì)于二地址指令而言，操作數(shù)的物理地址可安排在寄存器內(nèi)、指令中或內(nèi)存單元內(nèi)等。 4. 零地址指令的操作數(shù)來自哪里？ ？各舉一例說明。 （ 3）單重分組 16 位并行加法器邏輯圖如下（正邏輯）： 注意： 1） 74181 芯片正、負(fù)邏輯的引腳表示方法； 2）為強(qiáng)調(diào)可比性， 5533 分組時(shí)不考慮扇入影響； 3） 181 芯片只有 最高、最低兩個(gè)進(jìn)位輸入 /輸出端，組內(nèi)進(jìn)位無引腳； 4） 181 為 4 位片，無法 5533 分組，只能 4444 分組； 5）單重分組跳躍進(jìn)位只用到 181，使用 182 的一定是雙重以上分組跳躍進(jìn)位； 6）單重分組跳躍進(jìn)位是并行進(jìn)位和串行進(jìn)位技術(shù)的結(jié)合；雙重分組跳躍進(jìn)位是二級(jí)并行進(jìn)位技術(shù)；特別注意在位數(shù)較少時(shí)，雙重分組跳躍進(jìn)位可以采用全先行進(jìn)位技術(shù)實(shí)現(xiàn)；位數(shù)較多時(shí)，可采用雙重分組跳躍進(jìn)位和串行進(jìn)位技術(shù)結(jié)合實(shí)現(xiàn)。 解：（ 1） 4— 4— 4— 4 分組的 16 位單重分組并行進(jìn)位鏈框圖見教材 286 頁圖 。 解：先將 x、 y 轉(zhuǎn)換成機(jī)器數(shù)形式： （ 1） x=2011 100 ， y=2010 （ 100） [x]補(bǔ) =1， 101； 100, [y]補(bǔ) =1， 110； 100 [Ex]補(bǔ) =1,101, [y]補(bǔ) =1,110, [Mx]補(bǔ) = 100, [My]補(bǔ) = 100 1）對(duì)階： [?E]補(bǔ) =[Ex]補(bǔ) +[Ey]補(bǔ) = 11,101+ 00,010=11,111 0， 應(yīng) Ex 向 Ey 對(duì)齊，則： [Ex]補(bǔ) +1=11， 101+00， 001=11， 110 = [Ey]補(bǔ) [x]補(bǔ) =1， 110； 110 2）尾數(shù)運(yùn)算： [Mx]補(bǔ) +[My]補(bǔ) = 110 + 100= [Mx]補(bǔ) +[My]補(bǔ) = 110 + = 010 3）結(jié)果規(guī)格化： [x+y]補(bǔ) =11， 110； 010 = 11， 011； 000 （ 尾數(shù) 左規(guī) 3 次，階碼減 3） [xy]補(bǔ) =11， 110； 010, 已是規(guī)格化數(shù)。 （ 4） A=87， B=53，求 AB。 解： 算術(shù)左移一位： [x1]原 = 0100；正確 [x2]原 = 0000；溢出（丟 1）出錯(cuò) [x3]原 = 0010；正確 [y1]補(bǔ) = 1000；溢出（丟 1）出錯(cuò) [y2]補(bǔ) = 0000；正確 [y3]補(bǔ) = 0010；溢出（丟 0）出錯(cuò) [z1]反 = 1111；溢出（丟 0）出錯(cuò) [z2]反 = 0001；正確 [z3]反 = 0011；溢出（丟 0）出錯(cuò) 算術(shù)左 移兩位： [x1]原 = 1000；正確 [x2]原 = 0000；溢出（丟 11）出錯(cuò) [x3]原 = 0100；正確 [y1]補(bǔ) = 0000；溢出（丟 10）出錯(cuò) [y2]補(bǔ) = 0000；正確 [y3]補(bǔ) = 0100；溢出（丟 00）出錯(cuò) [z1]反 = 1111；溢出（丟 01）出錯(cuò) [z2]反 = 0011；正確 [z3]反 = 0111；溢出（丟 00）出錯(cuò) 算術(shù)右移一位： [x1]原 = 1101；正確 [x2]原 = 0100；正確 [x3]原 = 1100(1)；丟 1，產(chǎn)生誤差 [y1]補(bǔ) = 1010；正確 [y2]補(bǔ) = 0100；正確 [y3]補(bǔ) = 1100(1)；丟 1，產(chǎn)生誤差 [z1]反 = 0111；正確 [z2]反 = 0100(0)；丟 0，產(chǎn)生誤差 [z3]反 = 1100；正確 算術(shù)右移兩位： [x1]原 = 0110（ 10）；產(chǎn)生誤差 [x2]原 = 1010；正確 [x3]原 = 0110（ 01）；產(chǎn)生誤差 [y1]補(bǔ) = 0101；正確 [y2]補(bǔ) = 1010；正確 [y3]補(bǔ) = 0110（ 01）；產(chǎn)生誤差 [z1]反 = 1011；正確 [z2]反 = 1010（ 00）；產(chǎn)生誤差 [z3]反 = 0110（ 01）；產(chǎn)生誤差 19. 設(shè)機(jī)器數(shù)字長為 8 位（含 1 位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算下列各題。分別寫出其正數(shù)和負(fù)數(shù)的表示范圍 。 （ 3）補(bǔ)碼表示的定點(diǎn)小數(shù) 。 （ 3）階碼為移碼，尾數(shù)為補(bǔ)碼。 解： cache 組數(shù)： 64/4=16 ， Cache 容量為： 64*128=213字， cache 地址 13 位 主存共分 4096/16=256 區(qū)，每區(qū) 16 塊 主存容量為： 4096*128=219字，主存地址 19 位，地址格式如下： 主存字塊標(biāo)記（ 8 位） 組地址（ 4 位） 字塊內(nèi)地址（ 7 位） 第 六 章 12. 設(shè)浮點(diǎn)數(shù)格式為：階碼 5 位 （含 1 位階符 ）， 尾數(shù) 11 位 （含 1 位數(shù)符 ） 。 補(bǔ)充 ： Cache 結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即 在片內(nèi) Cache（ L1）和主存之間再設(shè)一個(gè)片外 Cache（ L2），片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。因?yàn)?Cache 與 CPU 之間的數(shù)據(jù)通路大大縮短 ,故存取速度得以提高 。 25. Cache 做在 CPU 芯片內(nèi)有什么好處？將指令 Cache 和數(shù)據(jù) Cache 分開又有什么好處？ 答： Cache 做在 CPU 芯片內(nèi)主要有下面幾個(gè)好處： 1）可提高外部總線的利用率。 當(dāng)有效信息為 1111 時(shí)， c3c2c1=010,漢明碼為 0110111。 17. 寫出 1100、 110 11 1111 對(duì)應(yīng)的漢明碼。假設(shè)芯片與譯碼器本身都是好的 ， 可能的情況有： 1）該片的 CS 端與 WE 端錯(cuò)連或短路； 2）該片的 CS 端與 CPU 的 MREQ 端錯(cuò)連或短路； 3）該片的 CS 端與地線錯(cuò)連或短路 。試從上述規(guī)格中選用合適芯片，畫出 CPU 和存儲(chǔ)芯片的連接圖。 結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19 根，數(shù)據(jù)線 = 1 根；或地址線 = 18 根，數(shù)據(jù)線 = 2 根。 13. 設(shè)有一個(gè) 64K8 位的 RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡稱存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線 的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？ 解：采用分散刷新方式刷新間隔為 :2ms，其中刷新死時(shí)間為： 256 s= s 采用分散刷新方式刷新間隔為： 256 （ s+ s） = s 采用異步刷新方式刷新間隔為 :2ms 12. 畫出用 10244 位的存儲(chǔ)芯片組成一個(gè)容量為 64K8 位的存儲(chǔ)器邏輯框圖。 線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡單，費(fèi)器材； 重合法：地址分行、列兩部分譯碼，行、列譯碼線 的交叉點(diǎn)即為所選單元。 集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新 ，存在 CPU 訪存死時(shí)間。 7. 一個(gè)容量為 16K32 位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？ 1K4 位， 2K8 位， 4K4 位， 16K1 位， 4K8 位， 8K8 位 解：地址線和數(shù)據(jù)線的總和 = 14 + 32 = 46 根； 選擇不同的芯片時(shí)， 各需要的片數(shù)為： 1K4 ： （ 16K32 ） / （ 1K4 ） = 168 = 128 片 2K8 ： （ 16K32 ） / （ 2K8 ） = 84 = 32 片 4K4 ： （ 16K32 ） / （ 4K4 ） = 48 = 32 片 16K1 ： （ 16K32 ） / （ 16K1 ） = 1 32 = 32 片 4K8 ： （ 16K32 ） / （ 4K8 ） = 44 = 16 片 8K8 ： （ 16K32 ） / （ 8K8 ） = 24 = 8 片 8. 試比較靜態(tài) RAM 和動(dòng)態(tài) RAM。即： 存取周期 = 存取時(shí)間 + 恢復(fù)時(shí)間 5. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為 32 位，存取周期為 200ns，則存儲(chǔ)器的帶寬是多少？ 解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。而主存 與 輔 存層 次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部 分 通過軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。 Cache主存層次在存儲(chǔ)系統(tǒng)中主要對(duì) CPU 訪存起加速作用，即從整體運(yùn)行的效果分析，CPU 訪存速度加快，接近于 Cache 的速度，而尋址空間和位價(jià)卻接近于主存。 A B Cc p 脈 沖總 線 b u s三 態(tài) 門DTTc p 圖（ 1） （ 2）三態(tài)門 1 受 T0＋ T1 控制，以確保 T0 時(shí)刻 D→總線，以及 T1 時(shí)刻總線→接收門 1→ A。 答 ： 在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。 異步通信 ： 指沒有 統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作 效率。 總線的主設(shè)備（主模塊） ： 指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）； 總線的從設(shè)備（從模塊） ： 指一次總線傳輸期間， 配合主設(shè)備完成 數(shù)據(jù) 傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令； 總線的傳輸周期 ： 指 總線完成一次完整而可靠的傳輸所需時(shí)間； 總線的通信控制 ： 指 總線傳送過程中雙方的時(shí)間配合方式。 4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？ 答 ：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題； 常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器 定時(shí) 查詢、獨(dú)立請(qǐng)求； 特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器 定時(shí) 查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故 障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但硬件器件用量大，連線多，成本較高。例如個(gè)人電腦和計(jì)算器。 第 2 章 計(jì)算機(jī)的發(fā)展及應(yīng)用 1. 通常計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)？ 答： P22 主要以組成計(jì)算機(jī)基本電路的元器件為依 據(jù)，如電子管、晶體管、集成電路等。 解：主機(jī)框圖如 P13 圖 所示。 I/O： Input/Output equipment，輸入 /輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送 。 ACC： Accumulator，累加器， 是 運(yùn)算器中 既能存放 運(yùn)算前 的 操作數(shù) ，又能存放 運(yùn)算結(jié)果的寄存器 。 PC： Program Counter，程序計(jì)數(shù)器， 其功能是 存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng) 計(jì)數(shù)形成下一條指令地址 。 機(jī)器字長 ：指 CPU 一次 能處理的 二進(jìn)制數(shù)據(jù)的 位數(shù) ，通常與 CPU 的寄存器位數(shù)有關(guān)。 存儲(chǔ)元件 ： 存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取 。 解： P910 主機(jī) ： 是計(jì)算機(jī)硬件的主體部分，由 C