【正文】 0 1 1 0 1 0+[My] 1 1 0 0 0 1 0 01 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0+[My] 0 0 1 1 1 1 0 01 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0+[My] 0 0 1 1 1 1 0 00 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0+[My] 1 1 0 0 0 1 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 0 0 0+[My] 1 1 0 0 0 1 0 01 1 1 1 1 1 0 0 1 1 1 1 1 0 0 0+[My] 0 0 1 1 1 1 0 00 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0+[My] 1 1 0 00 1 0 00 0 1 0 1 10 0 商 = *26, 余數(shù)=*2611. 某加法器進位鏈小組信號為C4 C3 C2 C1 ，低位來的進位信號為C0 ，請分另按下述兩種方法寫出C4 C3 C2 C1 邏輯表達式：（1）串行進位方式　　　　　　?。?）并行進位方式解：4位加法器如上圖， (1)串行進位方式C1 = G1+P1C0 其中：G1 = A1B1 P1 = A1⊕B1（A1＋B1也對）C2 = G2+P2C1 G2 = A2B2 P2 = A2⊕B2C3 = G3+P3C2 G3 = A3B3 P3 = A3⊕B3C4 = G4+P4C3 G4 = A4B4 P4 = A4⊕B4(2)并行進位方式 C1 = G1+P1C0 C2 = G2+P2G1+P2P1C0 C3 = G3+P3G2+P3P2G1+P3P2P1C0 C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C012. 某機字長16位，使用四位74181組成ALU，設最低位序號標注為第0位，要求：（1）寫出第5位的進位信號C5的邏輯表達式。 解： (1)組成最低四位的74181進位輸出為： C4 = Cn+4 = G+PCn = G+PC0， C0為向第0位進位其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以 C5 = y4+x4C4 C6 = y5+x5C5 = y5+x5y4+x5x4C4(2)設標準門延遲時間為T，“與或非”，則進位信號C0，由最低位傳送至C6需經(jīng)一個反相器、兩級“與或非”門，故產(chǎn)生C0的最長延遲時間為 T+2* = 4T(3)最長求和時間應從施加操作數(shù)到ALU算起：第一片74181有3級“與或非”門（產(chǎn)生控制參數(shù)x0, y0, Cn+4），第二、三片74181共2級反相器和2級“與或非”門（進位鏈），第四片74181求和邏輯（1級與或非門和1級半加器，設其延遲時間為3T），故總的加法時間為： t0 = 3*+2T+2*++3T = 14T13．現(xiàn)用通用函數(shù)發(fā)生器和其他門電路組成一個32位字長并采用輔助函數(shù)的三級先進位并行加法器，最低位下標為1，最高位下標為32，要求：（1）寫出附加進位鏈的與或邏輯表達式。解：串行狀態(tài)下： C1 = G1+P1CO C2 = G2+P2C1 C3 = G3+P3C2 C4 = G4+P4C3 并行狀態(tài)下： C1 = G1+P1C0 C2 = G2+P2C1 = G2+P2G1+P2P1C0 C3 = G3+P3C2 = G3+P3G2+P3P2G1+P3P2P1C0 C4 = G4+P4C3 = G4+P4P3C2+P4P3P2C1+P4P3P2P1C014．余3碼編碼的十進制加法器規(guī)則如下：兩個一位十進制數(shù)的余3碼相加，如果無進位，則從和數(shù)中減去3（加上1101）；如結果有進位，則得和數(shù)和余3碼。解：設余三碼編碼的兩個運算數(shù)為Xi和Yi，第一次用二進制加法求和運算的和數(shù)為Si’，進位為Ci+1’，校正后所得的余三碼和數(shù)為Si，進位為Ci+1，則有： Xi = Xi3Xi2Xi1Xi0 Yi = Yi3Yi2Yi1Yi0 Si’ = Si3’Si2’Si1’Si0’當Ci+1’ = 1時，Si = Si’+0011 并產(chǎn)生Ci+1當Ci+1’ = 0時，Si = Si’+1101 根據(jù)以上分析，可畫出余三碼編碼的十進制加加法器單元電路如圖所示。解：（略）16．設計一個帶有原碼陣列乘法（使用芯片）和原碼陣列除法（使用芯片）的定點運算器。(2) 設存儲器讀/，CPU在1μS內(nèi)至少要訪問一次?，F(xiàn)使用16K*8位DRAM芯片，共需16片。(2)根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個存儲器的平均讀/，如果采用集中刷新，有64us的死時間，肯定不行如果采用分散刷新，則每1us只能訪存一次，也不行所以采用異步式刷新方式。刷新一遍所用時間＝15us128＝2：4譯碼器A14A15CS3CS2CS0CS1D0~D7A13~A04．有一個1024K*32位的存儲器，由128K*8位的DRAM芯片構成。(3) 采用異步刷新方式，如單元刷新間隔不超過8ms，則刷新信號周期是多少?解：(1) (2) (3)如果選擇一個行地址進行刷新，刷新地址為A0A8，因此這一行上的2048個存儲元同時進行刷新，即在8ms內(nèi)進行512個周期。5．要求用256K*l6位SRAM芯片設計1024K*32位的存儲器。當W/R＝1時執(zhí)行讀操作，當W/R=0時執(zhí)行寫操作。由此可用位并聯(lián)方式與地址串聯(lián)方式相結合的方法組成組成整個存儲器，共8片RAM芯片，并使用一片2：4譯碼器。 6．用32K*8位的EPROM芯片組成128K*16位的只讀存儲器，試問：(1) 數(shù)據(jù)寄存器多少位?(2) 地址寄存器多少位?(3) 共需多少個EPROM芯片?(4) 畫出此存儲器組成框圖。現(xiàn)在再用一個RAM芯片(8K*8)形成40K*l6位的RAM區(qū)域，起始地為6000H。CPU的地址總線為A15—A0，數(shù)據(jù)總線為D15—D0，控制信號為R/W(讀/寫)，MREQ(訪存)，要求：(1) 畫出地址譯碼方案。解：(1)組內(nèi)地址用A12~A0(2)小組譯碼器使用3：8譯碼器(3)RAM1~RAM5各用兩片8K*8的芯片位并聯(lián)連接ROM0000HRAM1RAM2RAM3RAM4RAM56000H8000HA000HC000HE000H4000H 8．設存儲器容量為64M，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進行組織。求：順序存儲器和交叉存儲器的帶寬各是多少?解：順序存儲器和交叉存儲器連續(xù)讀出m = 8個字的信息總量都是：q = 64位*8 = 512位 順序存儲器和交叉存儲器連續(xù)讀出8個字所需的時間分別是：t1 = mT = 8*100ns = 8*107s 順序存儲器和交叉存儲器的帶寬分別是：9．CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲周期為40ns，主存存儲周期為240ns，求cache／主存系統(tǒng)的效率和平均訪問時間。請問：具有虛存與不具有虛存對用戶有何影響?答：沒有虛存，則該程序不可能運行，因為在沒有虛存的系統(tǒng)中要運行程序時必須將程序及其要處理的數(shù)據(jù)整體調(diào)入主存，而該程序和數(shù)據(jù)的容量超過了主存的實際容量。13．某計算機采用四體交叉存儲器，今執(zhí)行一段小循環(huán)程序，此程序放在存儲器的連續(xù)地址單元中，假設每條指令的執(zhí)行時間相等，而且不需要到存儲器存取數(shù)據(jù)，請問在下面兩種情況中（執(zhí)行的指令數(shù)相等），程序運行的時間是否相等。（2）循環(huán)程序由8條指令組成，重復執(zhí)行60次。14．假設主存只有a，b，c三個頁框，組成a進b出的FIFO隊列，進程訪問頁面的序列是0，l，2，4，2，3，0，2，1，3，2號。解： 頁面訪問序列01242302132命中率a012423021323/11=%b0124230213c011423021命中命中命中15．從下列有關存儲器的描述中，選擇出正確的答案： A．多體交叉存儲主要解決擴充容量問題。 C．cache與主存統(tǒng)一編址，即主存空間的某一部分屬于cache。答：D。 B．在虛擬存儲擬器中，邏輯地址轉(zhuǎn)換成物理地址由硬件實現(xiàn)的，僅在頁面失效時才由操作系統(tǒng)將被訪問頁面從外存調(diào)到內(nèi)存，必要時還要先把被淘汰的頁面內(nèi)容寫入外存。答：C。指令最好半字長或單字長，設16位比較合適。2．假設某計算機指令長度為20位，具有雙操作數(shù)、c操作數(shù)、無操作數(shù)三類指令形式，每個操作數(shù)地址規(guī)定用6位表示，問： 若操作碼字段固定為8位，現(xiàn)已設計出m條雙操作數(shù)指令，n條無操作數(shù)指令，在此情況下，這臺計算機最多可以設計出多少條單操作數(shù)指令？答：字長20位，每個操作數(shù)6位，操作碼固定為8位，則總指令條數(shù)為28=256條，其中設計出雙操作數(shù)指令m條、無操作數(shù)指令n條，則單操作數(shù)指令應為256mn條。 15 10 9 8 7 4 3 0 OP 目標寄存器 源寄存器答：該指令格式及尋址方式特點有：(1) 單字長二地址指令。(3) 源和目標都是通用寄存器（可分指向16個寄存器）所以是RR型指令，即兩個操作數(shù)均在寄存器中。4．指令格式結構如下所示，試分析指令格式及尋址方式特點。(2) 操作碼字段OP可以指定26=64種操作。(4) 有效地址可通過變址尋址求得，即有效地址等于變址寄存器（共16個）內(nèi)容加上位移量。 15 12 11 9 8 6 5 3 2 0 OP 尋址方式寄存器尋址方式寄存器目標地址源地址答：該指令格式及尋址方式特點如下：(1) 該指令為單字長雙操作數(shù)指令，源操作數(shù)和目的操作數(shù)均有尋址方式和寄存器構成，寄存器均有8個，尋址方式均有4種。6．一種單純地址指令格式如下所示，其中為I間接特征，X為尋址模式，D為形式地址，I、X、D組成該指令的操作數(shù)有效地址E，設R為變址寄存器，R1為基值寄存器，PC為程序計數(shù)器，請在下表中第一列位置填入適當?shù)膶ぶ贩绞矫Q。試采用直接、立即、變址、相對四種尋址方式設計指令格式。CPU中有PC，IR，AR，DR和16個通用寄存器，頁面尋址可用PC高位部分與形式地址部分拼接成有效地址。方法一(1)50種操作碼占6位，3種尋址方式占2位OP（6）X（2） D（24）X = 00 頁面尋址方式 E = PCHDX = 01 立即尋址方式 X = 10 直接尋址方式 E = D (2)PC高8位形成主存256個頁面，每頁個單元(3)尋址模式X = 11尚未使用，故可增加一種尋址方式。當位移量變成23位時，尋址模式變成3位，可有更多的尋址方式。如果采用通用寄存器作基址寄存器，則RS型指令的最大存儲空間是多少?答：根據(jù)題意，64種操作至少需6位OP；四種尋址方式至少需用2位表示；寄存器16個源操作數(shù)和目的操作數(shù)各用4位，因機器字長為32位，固還剩16位可表示形式地址D 31 26 25 24 23 20 19 16 1