【正文】 濾波器 ......................................................................................... 57 FIR 濾波器的基本結構 ......................................................................... 57 基于分布式算法的 FIR 濾波器 ................................................................... 58 分布式算法研究 .................................................................................. 58 串行濾波器 ......................................................................................... 60 并行濾波器 ......................................................................................... 60 改進型串行濾波器 ............................................................................... 61 FIR 濾波器的設計 ...................................................................................... 61 系數(shù)的生成 ......................................................................................... 62 FIR 濾波器實現(xiàn) ................................................................................... 63 本章小結 ...................................................................................................................................... 66 第 七 章 總結和期望 ............................................................................................ 67 參考文獻 ............................................................................................................ 69 附錄 ................................................................................................................... 72 致謝 ................................................................................................................... 74 作者簡介 ............................................................................................................ 75 I 摘 要 隨著科技的日益更新，現(xiàn)在的產(chǎn)品對信息的實時性、系統(tǒng)的可擴展性、電路的集成度等要求也越來越高。在數(shù)據(jù)采集方面，傳統(tǒng)的 AD 采樣方法 —— 單片機、 DSP等因為端口資源的有限和其順 序執(zhí)行的工作模式已經(jīng)不能夠滿足 人們 的要求。 本設計的總體架構是建立在 FPGA 的采集平臺上。 首先，本文對電除塵器高頻電源及其工作原理做了詳細的介紹，并著重對高頻電源需要采集的數(shù)據(jù)進行了詳細的分析與研究，其中包括信號采集要求和采集前后信號的特征。在完成后硬件設計之后，本文對硬件電路中使用的數(shù)據(jù)采集芯片進行了詳細的時序分析，在 FPGA 中實現(xiàn)了軟件采集編程和時序仿真，并對數(shù)據(jù)緩存和數(shù)據(jù)傳輸做了詳細的分析、探討。 伴隨著物聯(lián)網(wǎng)技術和信息技術的發(fā)展， FPGA 由于其不可替代的優(yōu)勢，也越來越廣泛的被應用到各領 域。 關鍵詞 ： FPGA，模數(shù)轉換器， FIR 濾波器，分布式算法，抗干擾 II Abstract With the increasingly updated technology, the requirements for products on realtime of information, extendibility of system and the integration of the circuit are higher and higher. In the aspect of data acquisition, as the implementation of port resources are limited and its sequence of work mode ,the traditional AD sampling method SCM, DSP have could not met people39。 It is conducive to upgrade equipment. Key Words: FPGA， AD， FIR filter， Distributed Arithmetic， Antiinterferenc第一章 緒論 1 第一章 緒論 選題背景及研究意義 隨著國民經(jīng)濟的發(fā)展和社會的進步，在犧牲環(huán)境而發(fā)展經(jīng)濟的影響下，中國的環(huán)境保護變的越來越迫切，而粉塵污染更是一個非常嚴重的環(huán)境污染問題，特別是20xx 年北京等地的嚴重霧霾現(xiàn)象，更是把環(huán)境保護提到了一個新的高度。 我國 是 一個燃煤大國，在我國的發(fā)電主要還是以火力發(fā)電為主，在 20xx 年，全國火電電量為 38137 億千瓦時，占全部發(fā) 電量的 %。為減少這些工業(yè)粉塵的排放，保護環(huán)境，采用各種除塵裝置是一種最為有效的手段 。 根據(jù)工作原理的不同，可將除塵器分為以下幾種：洗滌除塵、機械除塵、過濾除塵和靜電除塵等。但現(xiàn)在國內(nèi)的現(xiàn)代代大型電廠和工廠所使用的還是工頻電除塵器電源。 而其 不足之處主要是要求采用半控型器件、工頻變壓器和濾波器，重量體積 都很大，并且調整管的功耗較大，使電源功率因數(shù)小且效率大大降低，一般情況不超過 50%。 從上個世紀九十年代開始，隨著國外先進技術的引進，電除塵器高頻電源由于所顯現(xiàn)的絕對優(yōu)勢和眾多優(yōu)點越來越受到各企業(yè)工廠的青睞。開關電源的優(yōu)點：效率高，可靠性和穩(wěn)定性較好，體積小、重量輕，對供電電網(wǎng)電壓的波動不敏感，在電網(wǎng)電壓波動較大的情況下，仍能維持比較穩(wěn)定的輸出。 電除塵器高頻電源是電除塵器電源發(fā)展的趨勢，正如上世紀八十和九十年代的電子計算機、通信和電力操作等領域開關電源取代了可控硅相控電源那樣，二十一世紀其他工業(yè)領域特別是環(huán)保領域開關電源將逐步取代可控硅相控電源。 相關技術國內(nèi)外發(fā)展現(xiàn)狀 電除塵器高頻電源的發(fā)展則要追溯到 20 世紀 90 年代初，由美國學者 Liberati Gug lielmo 在 1993 年開發(fā)出高頻開關保護電源，使之適用于電除塵器，并對故障跟蹤的保護設計做了初步的設想。其中，瑞典的 ALSTOM 公司的 SIR 系列高頻開關電源最具有代表性，其最大規(guī)格已達到 120KV/[5]。 相比較與國外的早起點、快速發(fā)展，國內(nèi)高頻直流高壓開關電源研究起步較晚 。 20xx 年以后，國內(nèi)的一些研究機構和企業(yè) 才 先后開始了高頻、高壓開關電源的研究，以此來實現(xiàn)高頻電源的國有化。經(jīng)過幾年的努力，各自取得了重大的突破，并研發(fā)出擁有各自知識產(chǎn)權的電除塵器高頻電源。 與此同時，國內(nèi)的采集系統(tǒng)也全部沿襲了國外的采集技 術，采用以 DSP 為主導第一章 緒論 3 的采集系統(tǒng)。 這樣在環(huán)境惡劣的情況下，就會使采集系統(tǒng)的工作不穩(wěn)定，直接導致了整個設備的工作不穩(wěn)定。本文 主要完成的工作包括采集數(shù)據(jù)分析 、 硬件 電路 設計 、 軟件采集 模塊編程和數(shù)字濾波器四 個部分 。 （ 2） 硬件 調理 部分包括硬件電路設計和實驗結果分析 。 （ 3） 軟件 采集 部分包括程序設計和仿真結果 。 （ 4）數(shù)字濾波部分是對在 FPGA 內(nèi)部實現(xiàn) FIR 濾波器的研究。 具體各章節(jié)大致內(nèi)容如下所述： 第一章是對本課題研究的背景和研究意義做出簡單介紹，并給出目前國內(nèi)外 電除塵器 高頻電源 技術 的發(fā)展歷史和現(xiàn)狀。同時，對傳統(tǒng)的 數(shù)據(jù)采集方式和基于 FPGA 的采集方式作出詳細的比較說明， 并確定了 本設計中采用的數(shù)據(jù) 采集方式 —— 基于 FPGA 的并行采集模式。首先對高頻電源做了簡單 的 介紹后，著重對電除塵器高頻電源的工作原理做了細致的分析，并確定電除塵器高頻電源采集的數(shù)據(jù)參數(shù)。而其自主判斷的前提就必須對南京信息工程大學碩士學位論文 4 其運行過程中的各種技術參數(shù)進行實時監(jiān)控，因此一套可靠、安全的采集系統(tǒng)是保證電除塵器高頻電源正常運行的重要前提。在進行硬件設計前 ，必須考慮到設計對象的工作環(huán)境。所以設計前，對其工作的環(huán)境需進行最大限度的設定，因為硬件的設計的成功與否與各種器件的選型有直接的關系。另外，由于開關電源自身有一個很大的缺點就是開關高頻噪聲較為嚴重，因此在電路設計中 適時的增加 濾波電路和隔離的應用。 第五章主要是 FPGA 的模塊化程序設計。最后 給出 軟件仿真波形，以驗證程序模塊設計的正確性。數(shù)字濾波等信號處理一般都由 DSP 處理來完成。本章就對應用 DA算法在 FPGA 中實現(xiàn)復雜的數(shù)字濾波功能的技術做了分析探討，此方式不僅提高處理速度，同時對 DSP 的效率的提高也有一定的幫助。 第二章 系統(tǒng)設計結構 5 第二章 系統(tǒng)設計結構 上一章在介紹高頻電源的相關 國內(nèi)外情況后，在本章將對高頻電源數(shù)據(jù)采集系統(tǒng)做出總體設計，并對采集系統(tǒng)的核心 —— 采集方式做出選擇。就工程設備而言，其最重要的因素是設備能夠可靠、穩(wěn)定地運行。因此，采集系統(tǒng)必須盡可能實現(xiàn)可靠、穩(wěn)定的采集 與 傳輸。由于我國高頻電源技術的落后和現(xiàn)今技術的迅速發(fā)展，因 此在設計系統(tǒng)時很重要的一點就是考慮到以后的更新?lián)Q代問題。因此為減少不必要的成本，在當時的設計中留有一定的余地進行擴展也是一項重要措施。商業(yè)成本也是制約先進技術廣泛應用的一個非常因素，其對硬件技術更為重要。因此在進行硬件設計時，器件選型是一項重要的工作。 （ 4） 易維護性。但由于高頻電源的全國分布和技術人員數(shù)量的限制，因此，設備的 易 維護性問題必然也是系統(tǒng)設計考慮的一個不可或缺的因素。 系統(tǒng)采集方式的研究 目前，作為世界通用的三大主流控制器 —— ARM、 DSP 和 FPGA 在不同領域、不同應用場合都發(fā)揮重要的作用。 顧名思義，其最大的優(yōu)勢 就是 強大的數(shù)字處理能力和較高的運行速度，所以經(jīng)常用來計算，比如進行加密解密、調制解調等 ； （ 3） FPGA，可編程門陣列，其編程語言也不同于 ARM 和 DSP，有兩種可用 VHDL 和 Verilog HDL—— 本設計采用 Verilog HDL 語言 ，靈活性強，由于能夠進行編程、除錯、再編程和重復操作，因此可以充分地進行設計開發(fā)和驗證。 傳統(tǒng) 數(shù)據(jù) 的采集方式是通過 DSP 或單片機實現(xiàn)，模擬信號數(shù)據(jù)采集是在模擬信號調理完成以后，直接輸入到 DSP 或單片機的 AD 引腳，通過軟件配置來采集。 下面對傳統(tǒng)的數(shù)據(jù)采集方式和基于 FPGA 的數(shù)據(jù)采集方式作出如下對比 。缺點：頻繁中斷系統(tǒng)的運行，減弱系統(tǒng)數(shù)據(jù)運算能力，采集速度受限。 （ 2）工作模式 傳統(tǒng)采集 模 式：傳統(tǒng)采集方式所用的 DSP 或單片機的工作模式是串行的，雖然其通過快速中斷模式可以實現(xiàn)較高速的數(shù)據(jù)采集，但其指令更適合實現(xiàn)算法而不是邏輯控制，其外部接口的通用性較差。 FPGA 采集 模 式： FPGA 是門級可編程器件，其最大的特點是工作模式為并行 模式。 （ 3）采集頻率 傳統(tǒng)采集模式： DSP 或單片機的編程控制是有指令集完成，指令集的執(zhí)行必遵循指令周期。 FPGA 采集模式： FPGA 由于內(nèi)部延時小，全部控制邏輯由硬件完成，因此其時第二章 系統(tǒng)設計結構 7 鐘頻率很高，中高檔的 FPGA 的時鐘頻率可 達 上 GHz。且當采集的對象處于干擾嚴重或高壓環(huán)境下，對模擬信號的隔離也需做特別處理。而且由于 FPGA 的數(shù)據(jù)采集是配合一款 AD 來實現(xiàn)的，因此進入 FPGA 的信號是數(shù)字信號，對數(shù)字信號的隔離可有多種選擇，如光電隔離 、 磁隔離等。 系統(tǒng)總體結構 由上文可知，電除塵器高頻電源的數(shù)據(jù)采集系統(tǒng)就是建立在 FPGA 的 采集 平臺上 。 硬件電路設計：硬件電路，即數(shù)據(jù)采集的調理電路，是保證采集信號可靠、準確的關鍵部分，調理電路包括尖峰信號的抑制、 RC 濾