【正文】 ℃。 綜上所述，本設(shè)計(jì)中溫度傳感器部分采用方案二進(jìn)行設(shè)計(jì)。 N個(gè) LED 顯示塊有 N位位線和 8 N 根段數(shù)碼線。顯然不是我們的首要之選。液晶顯示器按其功能分為三類：筆段式液晶顯示器、字符點(diǎn)陣式液晶顯示器和圖形點(diǎn)陣式液晶顯示器。 綜上 所述，本設(shè)計(jì)中顯示部分采用方案二進(jìn)行設(shè)計(jì)。它可在線編程，可在線仿真的功能，這讓調(diào)試變得方便。但是在一些環(huán)境比較惡劣的場(chǎng)合，由于 PC 機(jī)的體積大，攜帶安裝不方便，性能不穩(wěn)定，給工程帶來很多麻煩！ 方案二： 此方案采用 FPGA 實(shí)現(xiàn)， FPGA 的 高速度、高集成、低功耗、體積小使得數(shù)字電路的設(shè)計(jì)周期和難度都大大減小 ,在數(shù)字電路的設(shè)計(jì)中得到廣泛的應(yīng)用。通過 FPGA編程實(shí)現(xiàn)實(shí)時(shí)采集溫度傳感器的溫度數(shù)據(jù) ,并實(shí)時(shí)處理采集到的數(shù)據(jù) ,并 用液晶 12864 顯示出當(dāng)前的溫度。設(shè)計(jì)一種可以用于大規(guī)模多點(diǎn)溫度測(cè)量的巡回檢測(cè)系統(tǒng)。 5 第三章 基于 FPGA的多路溫度采集與處理系統(tǒng)的硬件設(shè)計(jì) 硬件總體設(shè)計(jì)框圖 系統(tǒng)工作原理框圖 如下圖 所示 ,主要由溫度采 集電路、溫度數(shù)據(jù)接收模塊、溫度數(shù)據(jù)處理模塊、溫度顯示模塊、 LED 電路組成。通過 FPGA 編程實(shí)現(xiàn)實(shí)時(shí)采集溫度傳感器的溫度數(shù)據(jù) ,并實(shí)時(shí)處理采集到的數(shù)據(jù) ,并將其轉(zhuǎn)換為 BCD 碼通過 數(shù)碼管 （液晶） 顯示出當(dāng)前的溫度。它具有生成時(shí)鐘的鎖相環(huán)以及 DDR Sdram和快速 RAM存儲(chǔ)器所需的專用雙數(shù)據(jù)率 (DDR)接口等。下面具體介紹其的特點(diǎn)。 CycloneⅡ構(gòu)架采用垂直結(jié)構(gòu)的邏輯單元 (LE)、嵌入式存儲(chǔ)塊和鎖相環(huán) (PLL)、周圍環(huán)繞 I/O單元，高效的內(nèi)部連線和低延時(shí)時(shí)鐘網(wǎng)絡(luò)保證了每個(gè)結(jié)構(gòu)單元之間時(shí)鐘和數(shù)據(jù)信號(hào)的連通性。支持 32B/66MHz PCI接口，每個(gè) I/O單元提供從管腳到 FPGA內(nèi)核的多條路徑，以便器件滿足相關(guān)的建立和保持時(shí)間。軟乘法器可以根據(jù)數(shù)據(jù)位寬、系數(shù)位寬進(jìn)行定制并根據(jù)要求選擇精度。 圖 ， DQS信號(hào)位于輸入的 DQ信號(hào)中央，用來驅(qū)動(dòng)全局時(shí)鐘網(wǎng)絡(luò)， DQ信號(hào)在時(shí)鐘的上、下沿被 FPGA的寄存器采樣并使用第二組上升沿采樣的內(nèi)部寄存器使之與系統(tǒng)時(shí)鐘同步。 D、 鎖相環(huán)的實(shí)現(xiàn) 基本工作原理 壓控振蕩器給出一個(gè)信號(hào)，一部分作為輸出 ,另一部分通過分頻與 PLL IC所產(chǎn)生的本振信號(hào)作相位比較，為了保持頻率不變，就要求相位差不發(fā)生改變 ,如果有相位差的變化，則 PLL IC的電壓輸出端的電壓發(fā)生變化，去控制 VCO，直到相位差 恢復(fù)，達(dá)到鎖頻的目的。 數(shù)字鎖相環(huán)主要由相位參考提取電路、晶體振蕩器、分頻器、相位比較器、脈沖補(bǔ)抹門等組成。 圖 33 Cyclone 器件鎖相環(huán)原理 圖 圖 34 Cyclone PLL 主要部分的框架圖 8 SDRAM 控制器 在高速實(shí)時(shí)或者非實(shí)時(shí)信號(hào)處理系統(tǒng)當(dāng)中，使用大容量存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)緩存是一個(gè)必不可少的環(huán)節(jié)，也是系統(tǒng)實(shí)現(xiàn)中的重點(diǎn)和難點(diǎn)之一。但是 SDRAM存儲(chǔ)體結(jié)構(gòu)與 RAM有較大差異，其控制時(shí)序和機(jī)制也較復(fù)雜，限制了 SDRAM的使用。利用 FPGA設(shè)計(jì)了一種通用的 SDRAM控制器是一種為系統(tǒng)添加外設(shè)內(nèi)存的很好的選擇。為了使設(shè)計(jì)具有模塊化和可重復(fù)使用的優(yōu)點(diǎn)，設(shè)計(jì)了一個(gè)簡(jiǎn)化的 SDRAM接口電路。此外，由于整個(gè) SDRAM控制器用 VHDL語言編寫，只要對(duì)其進(jìn)行簡(jiǎn)單的修改就可以滿足不同的需求，具有很強(qiáng)的靈活性。由于 SRAM的易失性，每次系統(tǒng)上電時(shí)必須重新配置數(shù)據(jù)，即 ICR（ InCircuit Reconfigurability）。因此需要外接 ROM保存其配置數(shù)據(jù)。以 Altera公司的 FPGA為例，因其本身不能控制時(shí)序，就有專用的 EPC系列配置器件供其使用。所以沒有必要使用專用的 EPC系列配置器件來配置 FPGA。 Altera公司生產(chǎn)的具有 ICR功能的 FPGA器件有 FLEX6000、 FLEX10K、 APEX和 ACEX等系列，它們可以用以下方式進(jìn)行配置： ? 使用專用 EPC配置器件，如 EPC1 EPC EPC EPC1。使用 IEEE Std 邊界掃描接口引腳，支持 JAM STAPL標(biāo)準(zhǔn)，可以使用 Altera下載電纜或主控器來完成； ? 6AS主動(dòng)串行配置方式，目前只支持 Cyclone系列。 Cyclone期間處于主動(dòng)地位，配置期間處于從屬地位。配置數(shù)據(jù)被同步在 DCLK輸入上， 1個(gè)時(shí)鐘周期傳送 1位數(shù)據(jù)。它是以光為媒介來傳輸電信號(hào)的器件，通常把發(fā)光器（紅外線發(fā)光二極管 LED）與受光器（光敏半導(dǎo)體管）封裝在同一管殼內(nèi)。以光為媒介把輸入端信號(hào)耦合到輸出端的光電耦合器，由于它具有體積小、壽命長(zhǎng)、無觸點(diǎn)，抗干擾能力強(qiáng)，輸出和輸入之間絕緣，單向傳輸信號(hào)等優(yōu)點(diǎn)，在數(shù)字電路上獲得廣泛的應(yīng)用。它對(duì)輸入、輸出電信號(hào)有良好的隔離作用，所以，它在各種電路中得到廣泛的應(yīng)用。光耦合器一般由三部分組成：光的發(fā)射、光的接收及信號(hào)放大。這就完成了電 — 光 — 電的轉(zhuǎn)換，從而起到輸入、輸出、隔離的作用。又由于光耦合器的輸入端屬于電流型工作的低阻元件，因而具有很強(qiáng)的共模抑制能力。在計(jì)算機(jī)數(shù)字通信及實(shí)時(shí)控制中作為信號(hào)隔離的接口器件，可以大大增加計(jì)算機(jī)工作的可靠性。光耦合器是 70 年代發(fā)展起來產(chǎn)新型器件，現(xiàn)已廣泛用于電氣絕緣、電平轉(zhuǎn)換、級(jí)間耦合、驅(qū)動(dòng)電路、開關(guān)電路、斬波器、多諧振蕩器、信號(hào)隔離、級(jí)間隔離 、脈沖放大電路、數(shù)字儀表、遠(yuǎn)距離信號(hào)傳輸、脈沖放大、固態(tài)繼電路 (SSR)、儀器儀表、通信設(shè)備及微機(jī)接口中。 光電耦合的主要特點(diǎn)如下： 輸入和輸出端之間絕緣，其絕緣電阻一般都大 于 10000MΩ，耐壓一般可超過1KV，有的甚至可以達(dá)到 10KV 以上。 .由于發(fā)光器件（砷化鎵紅外二極管）是阻抗電流驅(qū)動(dòng)性器件，而噪音是一種高內(nèi)阻微電流電壓信號(hào)。 .容易和邏輯電路配合。光電耦合器件的時(shí)間常數(shù)通常在微秒甚至毫微秒極。 本設(shè)計(jì)中使用 的光耦的介紹 本設(shè)計(jì)中使用的是光耦是 TLP521， TLP521 是可控制的光電耦合器件，光電耦合器廣泛作用在電腦終端機(jī)，可控硅系統(tǒng)設(shè)備，測(cè)量?jī)x器，影印機(jī)，自動(dòng)售票，家用電器，如風(fēng)扇，加熱器等 TLR521 2 和 4 組成的砷化鎵紅外發(fā)光二極管耦合到光三極管。信息經(jīng)過單線接口送入 DSl820或從 DSl820送出，因此從主機(jī) CPU到 DSl820僅需一條線 (和地線 )， DSl820 的電源可以由數(shù)據(jù)線本身提供而不需要外部電源。這允許在許多不同的地方放置溫度敏感器件。 每一個(gè) DSl820 包括一個(gè)唯一的 64 位長(zhǎng)的序號(hào)，該序號(hào)值存放在 DSl820 內(nèi)部的 ROM(只讀存貯器 )中。接著的 48 位是每個(gè)器件唯一的序號(hào)。 DSl820 中還有用于貯存測(cè)得的溫度值的兩個(gè) 8 位存貯器 RAM 編號(hào)為 0 號(hào)和 1號(hào)。 0 號(hào)存貯器用于存放溫度值的補(bǔ)碼， LSB(最低位 )的“ 1”表示 ℃。 DSl820 的引腳如下圖所示。采取數(shù)據(jù)總線供電方式可以節(jié)省一根導(dǎo)線，但完成溫度測(cè)量的時(shí)間較長(zhǎng)；采取外部供電方式則多用一根導(dǎo)線，但測(cè)量速度較快。如： 00AAH 為 +85℃ ,0032H 為 25℃， FF92H 為55℃ 溫度寄存器格式： LS字節(jié)： 表 31 12 MS字節(jié)： 表 32 Ds18b20 用 12 位存貯溫值度，最高位為符號(hào)位，下圖為 18b20 的溫度存儲(chǔ)方式負(fù)溫度 S=1，正溫度 S=0 如： 0550H 為 +85℃， 0191H 為 ℃ ,FC90H為 55℃ 溫度寄存器格 式： LS 字節(jié)： 表 33 MS字節(jié)： 表 34 液晶 12864 介紹 12864 的特性 FYD128640402B是一種具有 4位 /8位并行、 2線或 3線串行多種接口方式，內(nèi)部含有國(guó)標(biāo)一級(jí)、二級(jí)簡(jiǎn)體中文字庫(kù)的點(diǎn)陣圖形液晶顯示模塊；其顯示分辨率為128 64, 內(nèi)置 8192個(gè) 16*16點(diǎn)漢字，和 128個(gè) 16*8點(diǎn) ASCII字符集 .利用該模塊靈活的接口方式和簡(jiǎn)單、方便的操作指令，可構(gòu)成全中文人機(jī)交互圖形 界面。由該模塊構(gòu)成的液晶顯示方案與同類型的圖形點(diǎn)陣液晶顯示模塊相比，不論硬件電路結(jié)構(gòu)或顯示程序都要簡(jiǎn)潔得多，且該模塊的價(jià)格也略低于相同點(diǎn)陣的圖形液晶模塊。 *注釋 2：模塊內(nèi)部接有上電復(fù)位電路，因此在不需要經(jīng)常復(fù)位的場(chǎng)合可將該端懸空。 電路設(shè)計(jì) 從 12864 的使用手冊(cè)中可以看到，這個(gè)模塊有三種控制方式，分別是 8位并行、 4位并行和串行。因此本 設(shè)計(jì)中使用串行方式對(duì)液晶進(jìn)行控制。 圖 37 液晶顯示部分電路 由圖中可以看到，把 12864 中的 RS(CS）、 R/W(SID)和 E(SCLK)分別與 FPGA 中的IO 管腳相連，把 /RESET 拉高，然后把背光電源接上就可以對(duì)模塊進(jìn)行編程驅(qū)動(dòng)。它就是整個(gè)系統(tǒng)的大腦，由它來控制 FPGA內(nèi)部各個(gè)單元有序地工作。采集到的數(shù)據(jù)在 FPGA中開辟一塊空間用來緩存這些數(shù)據(jù)，用以下一步數(shù)據(jù)處理使用。 16 溫度傳感器 18b20的讀寫時(shí)序 18b20 讀寫時(shí)序的手冊(cè)介紹 DSl820工作過程中的協(xié)議如下： 初始化： ROM操作命令存儲(chǔ)器操作命令；處理數(shù)據(jù)。 ROM操作品令 總線主機(jī)檢測(cè)到 DSl820的存在便可以發(fā)出 ROM操作命令之一這些命令如 指令 代碼 Read ROM(讀 ROM) [33H] Match ROM(匹配 ROM) [55H] Skip ROM(跳過 ROM] [CCH] Search ROM(搜索 ROM) [F0H] Alarm search(告警搜索 ) [ECH] 存儲(chǔ)器操作命令 指令 代碼 Write Scratchpad(寫暫存存儲(chǔ)器 ) [4EH] Read Scratchpad(讀暫存存儲(chǔ)器 ) [BEH] Copy Scratchpad(復(fù)制暫存存儲(chǔ)器 ) [48H] Convert Temperature(溫度變換 ) [44H] Recall EPROM(重新調(diào)出 ) [B8H] Read Power supply(讀電源 ) [B4H] 時(shí)序 主機(jī)使用時(shí)間隙 (time slots)來讀寫 DSl820的數(shù)據(jù)位和寫命令字的位 (1)初始化 時(shí)序見下圖 ， 主機(jī)總線 to時(shí)刻發(fā)送一復(fù)位脈沖 (最短為 480us的低電平信號(hào) )，接著在 tl時(shí)刻釋放總線并進(jìn)入接收狀