【正文】 設(shè)計(jì)輸入編輯器：接受包括硬件描述語(yǔ)言、原理圖等多種形式的設(shè)計(jì)輸入。 (3)仿真器：將設(shè)計(jì)描述轉(zhuǎn)換成一個(gè)與之對(duì)應(yīng)的軟件模型，供設(shè)計(jì)者在電腦上對(duì)其設(shè)計(jì)進(jìn)行仿真和定時(shí)分析。 (4) 適配器：將由綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標(biāo)器件中，產(chǎn)生最終的 2 下載文件。 EDA 技術(shù)高級(jí)階段采用一種新的“自頂向下”的設(shè)計(jì)順序和“并行工程”的設(shè)計(jì)方法。 該階段 EDA 技術(shù)的基本特征是， 設(shè)計(jì)人員以計(jì)算機(jī)為工具，按照“自頂向下”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方 案設(shè)計(jì)和功能劃分。 EDA 技術(shù)的發(fā)展趨勢(shì) 從目前的 EDA 技術(shù)來(lái)看，其發(fā)展趨勢(shì)是政府重視、使用普及、應(yīng)用廣泛、工具多樣、軟件功能強(qiáng)大。為了與臺(tái)灣和美國(guó)的設(shè)計(jì)工程師形成更有力的競(jìng)爭(zhēng)，中國(guó)的設(shè)計(jì)隊(duì)伍有必要引進(jìn)和學(xué)習(xí)一些最新的 EDA技術(shù)。要大力推進(jìn)制造業(yè)信息化，積極開(kāi)展計(jì)算機(jī)輔助設(shè)計(jì)（ CAD）、計(jì)算機(jī)輔助工程（ CAE）、計(jì)算機(jī)輔助工藝（ CAPP）、計(jì)算機(jī)機(jī)輔助制造（ CAM）、產(chǎn)品數(shù)據(jù)管理（ PDM）、制造資源計(jì)劃（ MRPII）及企業(yè)資源管理（ ERP）等。開(kāi)展“數(shù)控化”工程和“數(shù)字化”工程。在 ASIC 和 PLD 設(shè)計(jì)方面，向超高速、高密度、低功耗、低電壓方面發(fā)展。 中國(guó)自 1995 年以來(lái)加速開(kāi)發(fā)半導(dǎo)體產(chǎn)業(yè)，先后建立了幾所設(shè) 計(jì)中心，推動(dòng)系列設(shè) 3 計(jì)活動(dòng)以應(yīng)對(duì)亞太地區(qū)其它 EDA 市場(chǎng)的競(jìng)爭(zhēng)。但各國(guó)也正在努力開(kāi)發(fā)相應(yīng)的工具。中國(guó)華大集成電路設(shè)計(jì)中心，也提供 IC 設(shè)計(jì)軟件，但性能不是很強(qiáng)。據(jù)最新統(tǒng)計(jì)顯示，中國(guó)和印度正在成為電子設(shè)計(jì)自動(dòng)化領(lǐng)域發(fā)展最快的兩個(gè)市場(chǎng)，年夏合增長(zhǎng)率分別達(dá)到了 50%和30%。 二． CPLD 的介紹 CPLD (Complex Programmable Logic Device)復(fù)雜 可編程邏輯器件 ，是從 PAL 和GAL 器件發(fā)展出來(lái)的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于 大規(guī)模集成電路 范圍。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜（ “ 在系統(tǒng) ” 編程）將代碼傳送到目標(biāo) 芯片 中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng) 。其中 MC 結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的 I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。 CPLD 的基本特點(diǎn) ： 具有編程靈活、集成度高、設(shè)計(jì)開(kāi)發(fā)周期短、適用范圍寬、開(kāi)發(fā) 工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn) (一般在 10,000 件以下 )之中。 CPLD 器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。比較典型的就 是 Altera、 Lattice、 Xilinx 世界權(quán)威公司的產(chǎn)品，這里給出常用芯片： Altera EPM7128S 、 (PLCC84) Lattice LC4128V 、 (TQFP100) Xilinx XC95108 (PLCC84) CPLD 是由存放在片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。加電時(shí)，CPLD 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成 后， CPLD 進(jìn)入工作狀態(tài)。 CPLD 的編程無(wú)須專用的 CPLD 編程器，只須用通用的 EPROM、 PROM 編程器即可。這樣，同一片 CPLD，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 CPLD 與 FPGA 的區(qū)別： FPGA 與 CPLD 的辨別 和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。 將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為 FPGA，如 Xilinx 的SPARTAN 系列、 Altera 的 FLEX10K 或 ACEX1K 系列等。換句話說(shuō) ,FPGA 更適合于 觸發(fā)器 豐富的結(jié)構(gòu) ,而 CPLD 更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)。 ③在編程上 FPGA 比 CPLD 具有更大的靈活性。FP GA 可在邏輯門下編程 ,而 CPLD 是在邏輯塊下編程。 ⑤ CPLD 比 FPGA 使用起來(lái)更方便。而 FPGA 的編程信息需存放在外部存儲(chǔ)器上 ,使用方法復(fù)雜。這是由于 FPGA 是門級(jí)編程 ,并且 CLB 之間采用分布式互聯(lián) ,而 CPLD 是邏輯塊級(jí)編程 ,并且其邏輯塊之間的互聯(lián)是集總式的。 CPLD 又可分為在編程器上編程和在 系統(tǒng)編程 兩類。其優(yōu)點(diǎn)是可以編程任意次 ,可在工作中快速編程 ,從而實(shí)現(xiàn)板級(jí)和系統(tǒng)級(jí)的動(dòng)態(tài)配置。 ⑨一般情況下 ,CPLD 的功耗要比 FPGA 大 ,且集成度越 高越 明顯。目前市場(chǎng)上彩燈控制器的樣式有可編程彩燈控制器、 CEC 電腦彩燈控制器、 EPROM 程控編碼彩燈控制器，聲控彩燈，音樂(lè)彩燈控制器，簡(jiǎn)易循環(huán)彩燈，紅外線遙控彩燈控制器等。在編程器中編好各種彩燈花樣變化的程序 ,經(jīng)檢查正確無(wú)誤后送到可編程控制器中運(yùn)行 ,控制器輸出端就可以驅(qū)動(dòng)多路彩燈點(diǎn)亮 ,其彩燈花樣變化及各花樣之間的轉(zhuǎn)換均可實(shí)現(xiàn)自動(dòng)完成 ,這就是可編程彩燈控制器的杰作 ,它使得彩燈變化更加豐富多彩漂亮迷人 ,