【正文】 ISA（ Industry Standard Architecture）總線 2. EISA（ Extended ISA）總線 ? 局部總線（ Local Bus） 1. VESA（ Video Electronic Standard）總線 2. PCI（ Peripheral Component Interface）總線 2/8/2023 16 3） I/O通道 ① I/O通道設(shè)備的引入 ? 設(shè)備控制器已大大減少 CPU對 I/O的干預(yù) （如承擔(dān)了選擇設(shè)備，數(shù)據(jù)轉(zhuǎn)換、緩沖等功能） ? 但當(dāng)主機的外設(shè)很多時， CPU的負擔(dān)仍然很重。 ?通道形成通道程序，執(zhí)行 I/O操作，完成后向CPU發(fā)中斷信號。 ?數(shù)據(jù)傳送的獨立 ?I/0操作的組織、管理及結(jié)束處理也盡量獨立。（圖 53） 控制器 A 設(shè)備 控制器 B 設(shè)備 A1B1C1…A 2B2C2 A1A2… B1B2… ? 主通道掃描子通道速率足夠快，子通道上的設(shè)備速率又不太高時，一般不丟失信息。 ?利用率低。 ?含多個 非分配型 子通道。 2/8/2023 21 ③“瓶頸”問題 由于通道價格昂貴，致使數(shù)量較少，使它成為 I/O系統(tǒng)的瓶頸，進而造成系統(tǒng)吞吐量的下降。 2/8/2023 24 ? 注意數(shù)據(jù)走向 設(shè)備（磁盤） 控制器緩沖 — 進程的內(nèi)存 CPU 磁盤 控制器 內(nèi)存 notepad data 工作開銷：判斷做了多少？做沒做完？ 2/8/2023 25 1）程序 I/O方式 ? cpu對 I/O設(shè)備的控制采取程序 I/O方式，或稱忙 — 等待方式 ? 向控制器發(fā)送一條 I/O指令；啟動輸入設(shè)備輸入數(shù)據(jù)；把狀態(tài)寄存器 busy=1。為 1：表示輸入機尚未輸完一個字，CPU繼續(xù)對該標(biāo)志測試；直到為 0：數(shù)據(jù)已輸入控制器數(shù)據(jù)寄存器中。 ? 高速 CPU空閑等待低速 I/O設(shè)備，致使 CPU極大浪費。 2/8/2023 26 程序 I/O方式流程圖 向 I/O控制器發(fā)讀命令 讀 I/O控制器的狀態(tài) 從 I/O控制器中讀入字 向存儲器中寫字 檢查狀態(tài) 傳送完成？ 出錯 完成 CPU→ I/O I/O→ CPU I/O→ CPU CPU→ 內(nèi)存 未完 未就緒 下條指令 就緒 2/8/2023 27 2）中斷驅(qū)動 I/O方式 ? CPU向相應(yīng)的設(shè)備控制器發(fā)出一條 I/O命令 ? 然后立即返回繼續(xù)執(zhí)行任務(wù) 。 ? 這時 CPU與 I/O設(shè)備并行操作。從而提高了整個系統(tǒng)的資源利用率及吞吐量。 ? CPU雖然可與 I/O并行，但效率不高，存在頻繁的中斷干擾。 2/8/2023 31 ①該方式的特點是： 1) 數(shù)據(jù)傳輸?shù)?基本單位是數(shù)據(jù)塊 ； 2) 所傳送的數(shù)據(jù)是從設(shè)備 直接送入內(nèi)存 的，或者直接從內(nèi)存進設(shè)備 ；不需要 CPU操作。 可見 DMA方式又是成百倍的減少了 CPU對 I/O的干預(yù)，進一步提高了 CPU與 I/O設(shè)備的并行操作程度。 4. 如下頁圖。 2. 內(nèi)存地址寄存器 MAR： 它存放把數(shù)據(jù)從設(shè)備傳送到內(nèi)存的起始的目標(biāo)地址或內(nèi)存原地址。 4. 命令 /狀態(tài)寄存器 CR： 用于接收從 CPU發(fā)來的I/O命令或有關(guān)控制和狀態(tài)信息。 ? 該命令被送到命令寄存器 CR中。 ? 啟動 DMA控制器控制邏輯開始進行數(shù)據(jù)傳送 ? DMA控制器讀入一個數(shù)據(jù)到數(shù)據(jù)寄存器 DR中，然后傳到內(nèi)存MAR地址 中； ? 接著 MAR+1,DC1，判斷 DC是否為 0,如否，繼續(xù)，反之控制器發(fā)中斷請求，傳送完畢。 ? 再進一步減少 CPU的干預(yù)（減少中斷）， 引入通道。 ? 此時， CPU只需發(fā)一條 I/O指令，給出通道程序的首地址及要訪問設(shè)備即可。 2/8/2023 38 ? 通道是一種通過執(zhí)行通道程序管理 I/O操作的控制器，它使主機（ CPU和內(nèi)存）與 I/O操作之間達到更高的并行程度。 2/8/2023 39 ?通道程序 ? 通道 通過執(zhí)行 通道程序 ，與設(shè)備控制器共同實現(xiàn)對 I/O設(shè)備的控制。 CPU指令 ??設(shè)備驅(qū)動程序解讀 ?通道程序 ??通道 ? 通道指令一般包含下列信息： 1. 操作碼。 2. 內(nèi)存地址。表示本指令所要操作的字節(jié)數(shù)。用以表示程序是否結(jié)束。表示該指令是否與下條指令有關(guān)。 ?但分析單個程序內(nèi)的執(zhí)行 ?CPU計算工作需等待后續(xù)數(shù)據(jù)輸入才可繼續(xù) ?CPU計算需等待數(shù)據(jù)輸入完才能計算，雖然數(shù)據(jù)輸入不需 CPU干預(yù)，但 CPU的解放也只是能去做其他程序，需切換工作，會產(chǎn)生開銷。 ? 解決： CPU進行當(dāng)前計算時，設(shè)備進行后續(xù)數(shù)據(jù)的輸入（ —— 緩沖區(qū)）。 DMA寫入內(nèi)存 緩沖區(qū)到進程區(qū) Cpu處理 T3 T1 C1 T2 C2 C3 T4 C4 緩沖區(qū)未空時， I/O需等待 CPU又會造成后續(xù)CPU計算工作等待時間增長。 ? 現(xiàn)代 OS中，幾乎所有的 I/O設(shè)備與處理機交換數(shù)據(jù)時，都用了緩沖區(qū)。 ? 緩沖區(qū)數(shù)據(jù)成批傳入內(nèi)存，也可進一步減少對 CPU的中斷頻率 ? 最終目的：提高 CPU和 I/O設(shè)備的并行性。 OS在 主存 中為之分配一個緩沖區(qū)。 T M 2/8/2023 45 M+C T， cpu不需等設(shè)備，但設(shè)備可能不連續(xù)， T1 M1 M2 C2 T3 M3 C3 C1 T2 單緩沖 雙緩沖 T1 C1 M1 T2 M2 C2 T3 M3 C3 T M ① T1 M1 ② T2 M2 T1 C1 M1 T2 M2 C2 T3 M3 C3 T4 M+C T 設(shè)備連續(xù) ,cpu有等待設(shè)備 T5 2/8/2023 46 ? 雙緩沖（ Double Buffer） ? 進一步加快輸入和輸出速度，提高設(shè)備利用率制，也稱緩沖對換（ Buffer Swapping） ? 輸入：數(shù)據(jù)送入第一緩沖區(qū)，裝滿后轉(zhuǎn)向第二緩沖區(qū)。 ?兩個緩沖區(qū)， CPU和外設(shè)不再針對一塊交替 ?可能實現(xiàn) 連續(xù)處理 無需等待對方。而如下圖情況 CPU仍需等待慢速設(shè)備。 ? 為實現(xiàn)雙向數(shù)據(jù)傳輸，需為兩臺機器中的通訊進程都設(shè)置兩個緩沖區(qū)。 2/8/2023 48 多緩沖引入 ? I/O與 CPU速度基本相匹配，采用雙緩沖能獲得較好的效果，基本上能并行操作。 引入多緩沖機制。 2/8/2023 49 2）循環(huán)緩沖 (circular buffer) 1 6 2 5 3 4 R R G G C G Nexti Nextg current ?設(shè)置多塊緩沖區(qū) ?用循環(huán)結(jié)構(gòu)組織，只供兩個相關(guān)進程使用 ?順一個方向放入或取出 循環(huán)緩沖的組成示意圖 2/8/2023 50 ①循環(huán)緩沖的組成 ? 多個緩沖區(qū)。 ? 指示正在使用的緩沖區(qū) C的指針 Current ? 指示 計算進程 下一個可取的緩沖區(qū) G的指針Nextg ? 指示 輸入進程 下次可放的緩沖區(qū) R的指針Nexti 2/8/2023 51 ②循環(huán)緩沖區(qū)的使用 ? 計算進程 (CPU)和輸入進程 (I/O操作 )可利用兩個過程來使用循環(huán)緩沖區(qū)。 ?輸入進程放： current=nexti， R— C， nexti下移一個 Releasebuf過程： 計算進程： CR 輸入進程： CG 一個時段只能用于輸入或輸出，不能同時雙向通信。意味著輸入速度大于計算速度，緩沖區(qū)滿，只能阻塞輸入進程等計算進程取，此情況稱為系統(tǒng)受計算限制。意味著輸入速度低于計算速度，緩沖區(qū)空，只能阻塞計算進程等輸入進程放，此情況稱為系統(tǒng)受 I/O限制。 緩沖區(qū)是 專用緩沖 。 ? 系統(tǒng)并發(fā)程序很多時，許多這樣的循環(huán)緩沖需要管理，比較復(fù)雜。 2/8/2023 54 ? 系統(tǒng)將多個緩沖區(qū)形成一個緩沖池。獲取緩沖區(qū)時 P（ RS），釋放時V（ RS）。 2/8/2023 59 ?多道環(huán)境下，系統(tǒng)中設(shè)備是所有進程共享的。 ?所以，除解決基本設(shè)備處理問題，還需由 OS進行統(tǒng)一、合理的設(shè)備分配。所需數(shù)據(jù)結(jié)構(gòu)： ?設(shè)備控制表 ?控制器控制表 ?通道控制表 ?系統(tǒng)設(shè)備（總）表 2/8/2023 61 ①設(shè)備控制表（ DCT） ? 系統(tǒng)為每一設(shè)備都配置一張 ? 記錄本設(shè)備的情況。 2/8/2023 62 ②控制器控制表（ COCT） 控制器標(biāo)識符： controllerid 控制器狀態(tài)：忙 /閑 與控制器連接的通道表指針 控制器隊列的隊首指針 控制器隊列的隊尾指針 ? 系統(tǒng)為每一控制器都配置一張 ? 記錄本控制器的情況。根據(jù)屬性采取互斥、次序調(diào)度、虛擬等不同分配策略。不“請求和保持”（安全的）；允許連續(xù) I/O請求，是不安全的，此類分配方式需進行安全性檢查。 2）設(shè)備分配需考慮的因素 2/8/2023 65 3）獨占設(shè)備的分配過程 ? 基本分配步驟 （一個有通道的例子）： 1. 分配設(shè)備： ? 根據(jù) 請求設(shè)備名 ，查找 SDT，找到 DCT； ? 狀態(tài)、安全性等因素都可能導(dǎo)致本申請進程阻塞，掛入 DCT等待隊列中。 ? 系統(tǒng)從 SDT中依次找下去，直到找到一個該類設(shè)備中空