第三章_fpga結(jié)構(gòu)與配置-在線瀏覽
2024-11-10 15:49本頁(yè)面
【正文】 單元的乘積項(xiàng)邏輯圖 328 共享擴(kuò)展乘積項(xiàng)結(jié)構(gòu) X康芯科技 圖 329 并聯(lián)擴(kuò)展項(xiàng)饋送方式 X康芯科技 CPLD結(jié)構(gòu)與工作原理 (4) 可編程連線陣列 (5) 不同的 LAB通過(guò)在可編程連線陣列 (PIA)上布線，以相互連接構(gòu)成所需的邏輯。 圖 330 PIA信號(hào)布線到 LAB的方式 X康芯科技 (6)I/O控制塊 圖 331EPM7128S器件的 I/O控制塊 X康芯科技 FPGA結(jié)構(gòu)與工作原理 查找表 0000010100000101161RAM輸入A 輸入B 輸入C 輸入D查找表輸出多路選擇器圖 333 FPGA查找表單元內(nèi)部結(jié)構(gòu) 查找表LUT輸入1輸入2輸入3輸入4輸出圖 332 FPGA查找表單元： X康芯科技 ? 一個(gè) N輸入查找表 (LUT， Look Up Table)可以實(shí)現(xiàn) N個(gè)輸入變量的任何邏輯功能，如 N輸入“與”、 N輸入“異或”等。 圖 340 用EAB構(gòu)成不同結(jié)構(gòu)的 RAM和 ROM 輸出時(shí)鐘 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 寫脈沖電路 輸出寬度8 , 4 , 2 , 1 數(shù) 據(jù)寬度8 , 4 , 2 , 1 地址寬度 8,9,10,11 寫使能 輸入時(shí)鐘 X康芯科技 EAB 可以用來(lái)實(shí)現(xiàn)乘法器 VS 非流水線結(jié)構(gòu) ,使用 35個(gè) LE,速度為 34 MHz 流水線結(jié)構(gòu)速度為 100 MHz, EAB 8 8 90 MHz 用 EAB實(shí)現(xiàn)的流水線乘法器操作速度可達(dá) 90 MHz! 實(shí)例 : 4x4 乘法器 + (6 LE) + (6 LE) + (7 LE) 8 LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE X康芯科技 10,00020,00030,00040,00050,00070,000100,000130,000250,0006,000 12,000 12,00016,000 20,000 18,00024,00032,00040,000存儲(chǔ)器容量 (單位 : Bit) 典型可用門 EPF10K10/A EPF10K20 EPF10K30/A EPF10K40 EPF10K5/V EPF10K70 EPF10K100/A EPF10K130V EPF10K250A X康芯科技 管芯尺寸比較 Altera EPF10K100A 相對(duì)管芯尺寸： 181。工藝 相當(dāng)于 4,608個(gè)邏輯單元 (LE)* 沒有 EAB Altera EPF10K100E 相對(duì)管芯尺寸： 181。數(shù)據(jù)在 T C K 的上升沿移入。如果數(shù)據(jù)沒有被移出時(shí)，該引腳處于高阻態(tài)。 T M S 必須在 T C K 的上升沿到來(lái)之前穩(wěn)定。T R S T 測(cè)試復(fù)位輸入( T e s t R e s e t I nput )低電平有效，異步復(fù)位邊界掃描電路 ( 在 I E E E 規(guī)范中，該引腳可選 ) 。 系統(tǒng)可編程功能。 加密功能。 X康芯科技 Xilinx公司的 FPGA和 CPLD器件系列 1. Virtex E系列 FPGA 2. SpartanⅡ 器件系列 3. XC9500系列 CPLD 4. Xilinx FPGA配置器件 SPROM 5. Xilinx的 IP核 X康芯科技 Altera公司 FPGA和 CPLD器件系列 1. Stratix 系列 FPGA 2. APEX系列 FPGA 3. ACEX系列 FPGA 4. FLEX系列 FPGA 5. MAX系列 CPLD 6. Altera宏功能塊及 IP核 X康芯科技 Altera公司的 FPGA配置方式與器件系列 器 件 功能描述 封裝形式E P C 2 1695680 1 位， 3 .3 / 5V 供電 20 腳 P L C C 、 32 腳 T Q F PE P C 1 1046496 1 位， 3 .3 / 5V 供電 8 腳 P D I P 、 20 腳 P L C CE P C 14 41 44 0 80 0 1 位， 3 .3 / 5V 供電 8 腳 P D I P 、 20 腳 P L C CE P C 12 13 21 2 94 2 位， 5V 供電 8 腳 P D I P 、 20 腳 P L C C 、 32 腳 T Q F PE P C 10 64 65 53 6 位， 5V 供電 8 腳 P D I P 、 20 腳 P L C C 、 32 腳 T Q F PE P C 10 64 V 65 53 6 位， 5V 供電 8 腳 P D I P 、 20 腳 P L C C 、 32 腳 T Q F P表 32 Altera FPGA常用配置器件 X康芯科技 CPLD和 FPGA的編程與配置 圖 346 10芯下載口 引腳 1 2 3 4 5 6 7 8 9 10PS 模式 D C K GND C O N F _ D O N E V C C n C O N F I G n S T A T U S D A T A 0 GNDJ A T G 模式 T C K GND T D O V C C T MS T D I GND表 33 圖 346 接口各引腳信號(hào)名稱 X康芯科技 FPGA與 CPLD的配置與編程方案 X康芯科技 CPLD的編程方案 PC機(jī) JTAG編程端口 CPLD PC機(jī) isp編程端口 CPLD 編程適配電路 編程適配電路 JTAG編程信號(hào)：TCK、 TDO、 TMS、TDI X康芯科技 CPLD isp INSYSTEMPROGRAMMERBALE LATTICE 的 isp下載方式 X康芯科技 ISP功能提高設(shè)計(jì)和應(yīng)用的靈活性 ? 減少對(duì)器件的觸摸和損傷 ? 不計(jì)較器件的封裝形式 ? 允許一般的存儲(chǔ) ? 樣機(jī)制造方便 ? 支持生產(chǎn)和測(cè)試流程中的修改 ? 允許現(xiàn)場(chǎng)硬件升級(jí) ? 迅速方便地提升功能 未編程前先焊接安裝 系統(tǒng)內(nèi)編程 ISP 在系統(tǒng)現(xiàn)場(chǎng)重 編程修改 X康芯科技 此接口既可作編 程下載口，也可作 JTAG接口 ALTERA 的 ByteBlaster（ MV） 下載接口 X康芯科技 FPGA的配置方案 X康芯科技 FPGA的 3種常用的 標(biāo)準(zhǔn)下載配置模式 Passive Serial Mode JTAG Mode Active Serial Mode X康芯科技
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1