【正文】 3：題 3 主要性能 SRAM DRAM 存儲(chǔ)信息 觸發(fā)器 電容 破壞性讀出 非 是 需要刷新 非 需要 行列地址 同時(shí)送 分兩次送 運(yùn)行速度 快 慢 集成度 低 高 發(fā)熱量 大 小 存儲(chǔ)成本 高 低 靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器主要性能比較 22 動(dòng)態(tài)存儲(chǔ)器的記憶原理和讀寫過程 T 位線 （數(shù)據(jù)線） 字線 CS 電容 VDD 源極 漏極 柵極 利用單 MOS管存儲(chǔ)一個(gè)二進(jìn)制位（ bit）的信息。 CS有電荷表示 1， 無電荷表示 0。 24 讀過程： 先使數(shù)據(jù)線預(yù)充至高電平，當(dāng)字線的高電平到來時(shí)， T管導(dǎo)通，若電容 CS中原存儲(chǔ)有電荷（存儲(chǔ)1信號(hào)），電容 CS就要放電，則會(huì)使數(shù)據(jù)線上的電位由高變低；若 CS中未存儲(chǔ)有電荷（存儲(chǔ) 0信號(hào)），則數(shù)據(jù)線的電位不會(huì)發(fā)生變化。 注意：讀出操作是破壞性讀出，讀操作以后須緊跟一次寫回操作。 動(dòng)態(tài)存儲(chǔ)器必須定期刷新。 刷新操作以行為單位執(zhí)行，只需提供行地址，與列地址無關(guān)。 A． 23 B． 25 C． 50 D． 20 答案： D 28 2022年 1月試題 6． 某一 RAM芯片 ， 其容量為 1024 8位 ，除電源端和接地端外 ， 連同片選 、 /OE和讀 /寫信號(hào)該芯片引出腳的最小目為（ ） 。若觸發(fā)器存儲(chǔ)的是 1信號(hào)，即 T1管處于導(dǎo)通狀態(tài)，則位線 就會(huì)經(jīng) MOS管 T5產(chǎn)生流向 T1管的電流，從而在位線 1上出現(xiàn)一 個(gè)負(fù)脈沖，而位線 2就不會(huì)出現(xiàn)負(fù)脈沖； 若觸發(fā)器存儲(chǔ)的是 0信號(hào)，即 T2管處于導(dǎo)通狀態(tài)，它的輸 出端處于低電平，則位線就會(huì)經(jīng) MOS管 T6產(chǎn)生流向 T2管的電 流，從而在位線 2上出現(xiàn)一個(gè)負(fù)脈沖，而位線 1就不會(huì)出現(xiàn)負(fù) 脈沖。 31 寫操作： 通過兩條位線提供寫入的數(shù)據(jù)信號(hào)。 要寫入 0 信號(hào)，則需要在為線 1送高電平信號(hào)，在位線 2送低電平信號(hào)。 主要性能 SRAM DRAM 存儲(chǔ)信息 觸發(fā)器 電容 破壞性讀出 非 是 需要刷新 非 需要 行列地址 同時(shí)送 分兩次送 運(yùn)行速度 快 慢 集成度 低 高 發(fā)熱量 大 小 存儲(chǔ)成本 高 低 34 2022年 7月試題 三 、 6 6． 動(dòng)態(tài)與靜態(tài)存儲(chǔ)器芯片在特性和使用場合兩個(gè)方面有哪些差別 ？ （ 8分 ） 答案： 動(dòng)態(tài)存儲(chǔ)器 芯片是通過寄存器電容存儲(chǔ)一個(gè)二進(jìn)制位的信息，為解決漏電會(huì)丟失信息的問題需要刷新操作，是破壞性讀出，需要回寫操作，使讀寫周期變長，即運(yùn)行速度慢，它的集成度高，價(jià)格便宜，故主要用于實(shí)現(xiàn)速度低一些，但容量要求較大的主存儲(chǔ)器；而 靜態(tài)存儲(chǔ)器 芯片不需要刷新操作，也不是破壞性讀出，不需要回寫操作，運(yùn)行速度高，但芯片的集成度低，故價(jià)格更高，主要用于速度要求更快但容量可以較小的 Cache存儲(chǔ)器。動(dòng)態(tài)存儲(chǔ)器的讀寫操作過程會(huì)使電容 CS中原存儲(chǔ)的電荷（存儲(chǔ) 1信息）丟失，所以是破壞性讀出。只有寫操作會(huì)改變觸發(fā)器的狀態(tài)，而讀操作不會(huì)改變觸發(fā)器的狀態(tài)，故是非破壞性讀出。在預(yù)充電延時(shí)完成之前，是不能開始下一次的讀操作的，使得其讀寫周期加長，影響了存儲(chǔ)器的工作速度。 A． 半導(dǎo)體 RAM信息可讀可寫 ， 且斷電后仍能保持記憶 B． 半導(dǎo)體 RAM是易失性 RAM， 而靜態(tài) RAM中的存儲(chǔ)信息是不易失的 C． 半導(dǎo)體 RAM是易失性 RAM， 而靜態(tài) RAM只有在電源不掉時(shí) ， 所存信息是不易失的 D． EPROM是可改寫的 ， 因而也是隨機(jī)存儲(chǔ)器的一種 答案： C 38 主存儲(chǔ)器實(shí)現(xiàn)與應(yīng)用中的幾項(xiàng)技術(shù) 1. 動(dòng)態(tài)存儲(chǔ)器的快速讀寫技術(shù) ① 快速頁式工作技術(shù) 動(dòng)態(tài)存儲(chǔ)器在寫時(shí)，通常需要為存儲(chǔ)器芯片先后分別鎖存行地址和列地址，比較費(fèi)時(shí)。 這一技術(shù)被稱為存儲(chǔ)器的快速讀寫技術(shù)，或稱為快速頁式工作技術(shù)，這是動(dòng)態(tài)存儲(chǔ)器所特有的用法。 兩種可行方案： （ 1）一體多字結(jié)構(gòu) （ 2）多體交叉編址技術(shù) 40 （ 1）一體多字結(jié)構(gòu) W W W W 主存儲(chǔ)器存儲(chǔ)體 地址寄存器 數(shù)據(jù)總線 41 通過加寬每個(gè)存儲(chǔ)單元的寬度，即增加每個(gè)主存單元的數(shù)據(jù)位數(shù)（ bit），使每個(gè)存儲(chǔ)單元同時(shí)存儲(chǔ)幾個(gè)字，則每一次讀操作就同時(shí)送出了幾個(gè)主存字，使讀出一個(gè)主存字的平均的讀出時(shí)間變?yōu)樵瓉恚ㄅc每一個(gè)單元存一個(gè)字相比）的幾分之一。 42 （ 2）多體交叉編址技術(shù) 地址寄存器 數(shù)據(jù)總線 W W W W 0字 1字 2字 3字 43 把存儲(chǔ)器分為幾個(gè)能獨(dú)立讀寫的，字長為 1個(gè)主存字的主體，這樣可以按讀寫需要情況，分別對每個(gè)存儲(chǔ)體讀寫。 44 多個(gè)存儲(chǔ)體的 組織方式： ① 關(guān)于讀寫周期的啟動(dòng) 兩種方法： 方法一：在同一個(gè)讀寫周期內(nèi)同時(shí)啟動(dòng)所有存儲(chǔ)體的讀寫操作，類似前面的一體多字結(jié)構(gòu)； 方法二：使這些存儲(chǔ)體順序地輪流啟動(dòng)各自的讀寫周期，即在一個(gè)存儲(chǔ)體的讀寫周期內(nèi)，能啟動(dòng)每一個(gè)存儲(chǔ)體的讀寫操作，即啟動(dòng)相鄰兩個(gè)存儲(chǔ)體的最小時(shí)間小于或等于一個(gè)讀寫周期除以存儲(chǔ)體的個(gè)數(shù)。理論上能達(dá)到最高的讀寫速度。設(shè)有 m個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體的容量為 L，則第 M個(gè)存儲(chǔ)體中存儲(chǔ)的主存字的地址為 M j+i 其中 j=0， 1， 2， … ， L1； i=0， 1， 2， … ， M1 46 例： 設(shè) M=4，則可用低 2為地址來區(qū)分讀寫哪個(gè)存儲(chǔ)體，其余高位部分送到每個(gè)存儲(chǔ)體，用于區(qū)分讀寫每存儲(chǔ)體中的哪一個(gè)存儲(chǔ)字。即通過地址總線傳送一次地址后，能連續(xù)的在數(shù)據(jù)總線上傳送多個(gè)（或一組）數(shù)據(jù)。 在成組傳送方式，為傳送 N個(gè)數(shù)據(jù)，可以僅用 N+1個(gè)總線時(shí)鐘周期。 49 關(guān)于對成組數(shù)據(jù)傳送的支持 實(shí)現(xiàn)數(shù)據(jù)成組傳送， CPU要支持這種運(yùn)行方式（ 486以上型號(hào)）；主存儲(chǔ)器也應(yīng)能提供出足夠高的讀寫速度，這往往通過主存的多體結(jié)構(gòu)，動(dòng)態(tài)存儲(chǔ)器的 EDO支持等措施來實(shí)現(xiàn)。 50 4. 其它可行方案（自學(xué)） 51 2022年 1月 試題 三、 2． 使用多體結(jié)構(gòu)的主存儲(chǔ)器的目的是什么？什么是低位交叉，其優(yōu)點(diǎn)何在？ 答：使用多體結(jié)構(gòu)的主存儲(chǔ)器，是為了使用可以獨(dú)立讀寫的多個(gè)存儲(chǔ)器，以提高對它們的并行讀寫、快速得到多個(gè)數(shù)據(jù)的能力，緩解單個(gè)主存儲(chǔ)器讀寫速度慢的矛盾。 52 作業(yè) . 在所有主存儲(chǔ)器芯片已確定的情況下，還要進(jìn)一步大幅度提高主存儲(chǔ)器的讀寫速度的辦法是什么？主存一體多字和多體交叉方案的優(yōu)缺點(diǎn)個(gè)表現(xiàn)在什么地方？低位地址交叉是何含義？優(yōu)點(diǎn)何在？ 答：在所有主存儲(chǔ)器芯片已確定的情況下，還要進(jìn)一步大幅度提高主存儲(chǔ)器的讀寫速度的辦法是采用主存儲(chǔ)器的并行讀寫技術(shù)。缺點(diǎn)：每次讀出的幾個(gè)主存字必須首先保存在位數(shù)足夠長的寄存器中，等待通過數(shù)據(jù)總線分幾次把它們傳送走。但由于在尋址操作數(shù)或執(zhí)行指令發(fā)生轉(zhuǎn)移時(shí)產(chǎn)生非順序的訪問內(nèi)存請求，并行性被破壞，使讀出一個(gè)主存字的平均的讀出時(shí)間不可能到達(dá)原來（與每一個(gè)單元存一個(gè)字相比）的幾分之一。 54 試題七 三 、 1． 何謂主存儲(chǔ)器的多體結(jié)構(gòu) ？ 為什么它能提高主存儲(chǔ)器的讀寫速度 ？ （ 9分 ） 所謂主存儲(chǔ)器的多體結(jié)構(gòu) ,是只把主存儲(chǔ)器分成幾個(gè)能獨(dú)立讀寫的 、 字長為一個(gè)主存字的主體 ,可以按讀寫需要情況 ,分別對每個(gè)存儲(chǔ)體執(zhí)行讀寫 。 因?yàn)椴捎枚囿w結(jié)構(gòu)的主存儲(chǔ)器執(zhí)行讀寫操作時(shí) ，是在一個(gè)讀寫周期內(nèi) ， 同時(shí)啟動(dòng)所有存儲(chǔ)體的讀寫操作 （ 一體多字方案 ） ， 或順序地輪流啟動(dòng)各自的讀寫周期 ， 啟動(dòng)每一個(gè)存儲(chǔ)體的讀寫操作 （ 多體交叉編址方案 ） 。 55 教學(xué)計(jì)算機(jī)內(nèi)存儲(chǔ)器實(shí)例 教學(xué)計(jì)算機(jī)采用單總線結(jié)構(gòu)， 16位的地址總線（最大可尋址空間為 64K字）， 16位的數(shù)據(jù)總線和簡化的控制總線。 出于教學(xué)機(jī)器件安全需要，教學(xué)機(jī)通過兩片74LS245器件把數(shù)據(jù)總線隔斷為內(nèi)部總線 IB與外部總線兩部分。 教學(xué)機(jī)的指令格式和教學(xué)機(jī)本身的特性，決定了將送往地址寄存器的地址信息只能由 ALU輸出。為讀取雙指令的第二個(gè)字也是如此。 ③輸入 /輸出指令中的輸入 /輸出地址，給出在指令寄存器器的低位字節(jié)，也經(jīng) ALU送往 AR。用一片雙 24譯碼器器件 34LS139給出。數(shù)據(jù)總線工作速度（頻率）和位數(shù)（總線寬度）的乘積決定總線上的最大數(shù)據(jù)傳送率。 內(nèi)部數(shù)據(jù)總線接收教學(xué)機(jī)主板上 16數(shù)據(jù)開關(guān)的輸入數(shù)據(jù)，指令寄存器 IR低位字節(jié)的內(nèi)容，狀態(tài)寄存器的內(nèi)容，運(yùn)算器輸出的結(jié)果的內(nèi)容，中斷向量寄存器的內(nèi)容。 60 設(shè)計(jì)和使用數(shù)據(jù)總線的核心技術(shù) ——要保證總線被各部件分時(shí)共享。 in 總線 out /C /C1 /C2 /C3 部件 1 部件 2 部件 3 三態(tài)門電路 用三態(tài)門構(gòu)建總線 61 （ 4）系統(tǒng)時(shí)鐘及時(shí)序 用 1. 8432MHz的晶振經(jīng) 6分頻得到的 鐘，用于驅(qū)動(dòng) CPU、 I/O總線，保持 CPU與內(nèi)存、 I/O讀寫同步 進(jìn)行。運(yùn)算器的通用寄存器在時(shí)鐘脈沖低電平接收輸入數(shù)據(jù)。 內(nèi)存和 I/O操作由兩個(gè)時(shí)鐘周期組成： 每個(gè)時(shí)鐘周期 =地址時(shí)間 +數(shù)據(jù)時(shí)間 62 （ 5）靜態(tài)存儲(chǔ)器的擴(kuò)展 教學(xué)機(jī)內(nèi)存空間分配： 0~2047 8K 16位的 ROM （用兩片 58C65， 8K 8構(gòu)成） 2048~4095 2K 16位的 RAM （用兩片 74LS6116， 2K 8構(gòu)成） 內(nèi)存字長為 16位，按字尋址方式讀寫。 AB1 AB1 AB13通過 38譯碼器譯出 8個(gè)片選信號(hào) CS7~CS0 ，其中 CS0作 ROM的片選信號(hào)， CS1作 RAM的 片選信號(hào)。 對 RAM ，還需提供 /WE信號(hào)； 對 ROM，只需提供片選信號(hào) /CS 。當(dāng)讀出數(shù)據(jù)送至目的地后，才可撤消片選信號(hào)和讀命令。然后向芯片發(fā)出片選信號(hào)和寫命令，經(jīng)過一段時(shí)間后，有效數(shù)據(jù)被寫入芯片的某個(gè)地址單元，然后才可撤消片選信號(hào)和寫命令。 答案： 該存儲(chǔ)器所用器件的容量為16K*8 bit， 為實(shí)現(xiàn) 64K的總?cè)萘?， 要用 4片存儲(chǔ)器芯片實(shí)現(xiàn)字?jǐn)U展 ， 為實(shí)現(xiàn) 16位的字長 ，每個(gè)字要用 2片芯片實(shí)現(xiàn)位擴(kuò)展 ， 故該主存總計(jì)用 8片存儲(chǔ)器芯片實(shí)現(xiàn) 。 (邏輯框圖見下圖 ) 66 片選信號(hào) 16 /WE /CS3 /CS2 /CS1 /CS0 A14 A15 A13~A0 16 地址寄存器 譯碼器 8 8 CPU 67 2022年 1月試題 二、 1. 在教學(xué)計(jì)算機(jī)中，用多片靜態(tài)存儲(chǔ)器芯片構(gòu)成完整的存儲(chǔ)器部件時(shí)，實(shí)現(xiàn) ROM存儲(chǔ)區(qū)時(shí)，是在相應(yīng)的器件插座是插上（ B ）芯片；實(shí)現(xiàn) RAM存儲(chǔ)區(qū)時(shí)，是在相應(yīng)的器件插座是插上（ H ）芯片；實(shí)現(xiàn)容量擴(kuò)展時(shí)，是把相關(guān)存儲(chǔ)器芯片的（ A ）線的每一對應(yīng)的印腳連接在一起，用（ F ）信號(hào)區(qū)分其中每個(gè)存儲(chǔ)器芯片的所處的地址范圍；把地址總線的（ J ）部分送到地址譯碼器完成譯碼以產(chǎn)生內(nèi)存儲(chǔ)器的芯片的片選信號(hào)，這個(gè)地址譯碼器僅在執(zhí)行內(nèi)存（ M ）期間才允許執(zhí)行譯碼功能。同一個(gè)內(nèi)存儲(chǔ)器讀寫命令（ D ）接到一個(gè)內(nèi)存儲(chǔ)器每個(gè) RAM芯片的 /WE管腳。對于磁盤，通常用道密度和位密度來表示，也可以用兩者的乘積來表示。 （ 2）存儲(chǔ)容量 一臺(tái)設(shè)備所能存儲(chǔ)的總信息數(shù)量，以字節(jié)為單位表示。 磁帶設(shè)備是用順序存取方式完成讀寫的。 72 （ 4）數(shù)據(jù)傳輸率 磁表面存儲(chǔ)器在單位時(shí)間內(nèi)可以傳輸數(shù)據(jù)的數(shù)量，通常用二進(jìn)制數(shù)的位數(shù)或字節(jié)數(shù)表示。