【正文】 存儲(chǔ)單元進(jìn)行一次刷新操作，以補(bǔ)償 CS漏電所造成的電荷損失，確保所存儲(chǔ)的信息不丟失。 刷新操作以行為單位執(zhí)行，只需提供行地址，與列地址無(wú)關(guān)。 讀寫(xiě)電路（了解） 26 讀寫(xiě)時(shí)序波形 讀出 /RAS /CAS /WE Diｎ Dｏｕｔ 讀寫(xiě)周期 寫(xiě)入 27 2022年 7月試題 6． 某一 RAM芯片 ， 其容量為 512 8位 ，除電源端和接地端外 ， 連同片選 、 /OE和讀 /寫(xiě)信號(hào)該芯片引出腳的最小目為（ ） 。 A． 23 B． 25 C． 50 D． 20 答案： D 28 2022年 1月試題 6． 某一 RAM芯片 ， 其容量為 1024 8位 ，除電源端和接地端外 ， 連同片選 、 /OE和讀 /寫(xiě)信號(hào)該芯片引出腳的最小目為（ ） 。 A． 23 B． 20 C． 17 D． 22 答案： D 29 . 靜態(tài)存儲(chǔ)器的存儲(chǔ)原理和芯片內(nèi)部結(jié)構(gòu) 存儲(chǔ)原理：用觸發(fā)器線路記憶與讀寫(xiě)數(shù)據(jù) 字選擇線 T3 T5 T7 T1 VDD T2 T6 T8 列選擇線 位 線 1 位 線 2 30 讀寫(xiě)操作： 讀操作： 先將二位線充電至高電平，當(dāng)字線送來(lái)高電平時(shí)， MOS 管 T5 、 T6 將導(dǎo)通，使觸發(fā)器的兩個(gè)輸出端與位線 1和位線 2連 通。若觸發(fā)器存儲(chǔ)的是 1信號(hào)，即 T1管處于導(dǎo)通狀態(tài)，則位線 就會(huì)經(jīng) MOS管 T5產(chǎn)生流向 T1管的電流，從而在位線 1上出現(xiàn)一 個(gè)負(fù)脈沖，而位線 2就不會(huì)出現(xiàn)負(fù)脈沖； 若觸發(fā)器存儲(chǔ)的是 0信號(hào)，即 T2管處于導(dǎo)通狀態(tài)，它的輸 出端處于低電平，則位線就會(huì)經(jīng) MOS管 T6產(chǎn)生流向 T2管的電 流，從而在位線 2上出現(xiàn)一個(gè)負(fù)脈沖，而位線 1就不會(huì)出現(xiàn)負(fù) 脈沖。 這樣，就可以通過(guò)檢查哪一條位線上出現(xiàn)負(fù)脈沖來(lái)判斷 觸發(fā)器的狀態(tài)，即區(qū)分讀出來(lái)的信號(hào)是 1或是 0。 31 寫(xiě)操作： 通過(guò)兩條位線提供寫(xiě)入的數(shù)據(jù)信號(hào)。 例如，寫(xiě)入 1信號(hào)時(shí)，在位線 1送低電平信號(hào)，位線 2送高電平信號(hào)，當(dāng)字線送來(lái)高電平時(shí)， MOS管 T5和 T6將導(dǎo)通，使觸發(fā)器狀態(tài)保持不變（已存儲(chǔ) 1信號(hào)時(shí)），或使觸發(fā)器翻轉(zhuǎn)為 1狀態(tài)（原存儲(chǔ)的是 0信號(hào)）。 要寫(xiě)入 0 信號(hào)，則需要在為線 1送高電平信號(hào)，在位線 2送低電平信號(hào)。 32 2Kb靜態(tài)存儲(chǔ)器芯片邏輯組成框圖 … 位線 2 位線 1 位 選 擇 線 32 64 0 字選擇線 8管存儲(chǔ)單元 X 地 址 譯 碼 器 Y地址譯碼器 A6 A7 A8 A9 A10 寫(xiě)入 電路 讀放 電路 8管存儲(chǔ)單元 8管存儲(chǔ)單元 8管存儲(chǔ)單元 A0 A1 A2 A3 A4 A5 0 Dout /CS /WE Din … … … … 33 試題一 三、 1．靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器器件的特性有哪些主要區(qū)別？各自主要應(yīng)用在什么地方？ 答： 靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器器件的特性有的主要區(qū)別見(jiàn)下表： 靜態(tài)存儲(chǔ)器 SRAM主要用于高速緩沖存儲(chǔ)器 Cache， 動(dòng)態(tài)存儲(chǔ)器主要用于主存儲(chǔ)器 。 主要性能 SRAM DRAM 存儲(chǔ)信息 觸發(fā)器 電容 破壞性讀出 非 是 需要刷新 非 需要 行列地址 同時(shí)送 分兩次送 運(yùn)行速度 快 慢 集成度 低 高 發(fā)熱量 大 小 存儲(chǔ)成本 高 低 34 2022年 7月試題 三 、 6 6． 動(dòng)態(tài)與靜態(tài)存儲(chǔ)器芯片在特性和使用場(chǎng)合兩個(gè)方面有哪些差別 ？ （ 8分 ） 答案： 動(dòng)態(tài)存儲(chǔ)器 芯片是通過(guò)寄存器電容存儲(chǔ)一個(gè)二進(jìn)制位的信息，為解決漏電會(huì)丟失信息的問(wèn)題需要刷新操作，是破壞性讀出，需要回寫(xiě)操作，使讀寫(xiě)周期變長(zhǎng)，即運(yùn)行速度慢，它的集成度高，價(jià)格便宜，故主要用于實(shí)現(xiàn)速度低一些，但容量要求較大的主存儲(chǔ)器；而 靜態(tài)存儲(chǔ)器 芯片不需要刷新操作，也不是破壞性讀出，不需要回寫(xiě)操作，運(yùn)行速度高，但芯片的集成度低，故價(jià)格更高，主要用于速度要求更快但容量可以較小的 Cache存儲(chǔ)器。 35 作業(yè) ．為什么動(dòng)態(tài)存儲(chǔ)器是破壞性讀出？靜態(tài)存儲(chǔ)器又為什么讀出操作不會(huì)破壞已存儲(chǔ)的信息呢？什么是動(dòng)態(tài)存儲(chǔ)器的回寫(xiě)（預(yù)充電延時(shí)）？它對(duì)存儲(chǔ)器性能的影響是什么？ 答： 因?yàn)閯?dòng)態(tài)存儲(chǔ)器是依靠 MOS管源極的寄生電容 CS中的電荷來(lái)存儲(chǔ)信息的，若有電荷表示 1，無(wú)電荷表示 0。動(dòng)態(tài)存儲(chǔ)器的讀寫(xiě)操作過(guò)程會(huì)使電容 CS中原存儲(chǔ)的電荷（存儲(chǔ) 1信息）丟失，所以是破壞性讀出。 36 靜態(tài)存儲(chǔ)器是依靠觸發(fā)器記憶與讀寫(xiě)數(shù)據(jù)的。只有寫(xiě)操作會(huì)改變觸發(fā)器的狀態(tài)，而讀操作不會(huì)改變觸發(fā)器的狀態(tài)，故是非破壞性讀出。 因?yàn)閯?dòng)態(tài)存儲(chǔ)器的讀操作是破壞性讀出，為了保持原記憶的內(nèi)容，必須在讀操作以后立即跟隨一次寫(xiě)回操作（預(yù)充電延時(shí)）。在預(yù)充電延時(shí)完成之前，是不能開(kāi)始下一次的讀操作的，使得其讀寫(xiě)周期加長(zhǎng)，影響了存儲(chǔ)器的工作速度。 37 2022年 1月、 2022年 7月、 2022年 1月試題 下列說(shuō)法中 （ ） 是正確的 。 A． 半導(dǎo)體 RAM信息可讀可寫(xiě) ， 且斷電后仍能保持記憶 B． 半導(dǎo)體 RAM是易失性 RAM， 而靜態(tài) RAM中的存儲(chǔ)信息是不易失的 C． 半導(dǎo)體 RAM是易失性 RAM， 而靜態(tài) RAM只有在電源不掉時(shí) ， 所存信息是不易失的 D． EPROM是可改寫(xiě)的 ， 因而也是隨機(jī)存儲(chǔ)器的一種 答案： C 38 主存儲(chǔ)器實(shí)現(xiàn)與應(yīng)用中的幾項(xiàng)技術(shù) 1. 動(dòng)態(tài)存儲(chǔ)器的快速讀寫(xiě)技術(shù) ① 快速頁(yè)式工作技術(shù) 動(dòng)態(tài)存儲(chǔ)器在寫(xiě)時(shí)，通常需要為存儲(chǔ)器芯片先后分別鎖存行地址和列地址，比較費(fèi)時(shí)。 如果連續(xù)讀寫(xiě)屬于同一行的多個(gè)列中的數(shù)據(jù)，其行地址只需在第一次讀寫(xiě)時(shí)送入（鎖存），之后保持不變，則每次讀寫(xiě)屬于該行的多個(gè)列中的數(shù)據(jù)時(shí)，每次僅鎖存列地址即可，從而省掉了鎖存行地址的時(shí)間，加快了主存儲(chǔ)器的讀寫(xiě)速度。 這一技術(shù)被稱為存儲(chǔ)器的快速讀寫(xiě)技術(shù)，或稱為快速頁(yè)式工作技術(shù)，這是動(dòng)態(tài)存儲(chǔ)器所特有的用法。 39 2. 主存儲(chǔ)器的并行讀寫(xiě)技術(shù) ——指在主存儲(chǔ)器的一個(gè)工作周期或略多一點(diǎn)的時(shí)間內(nèi)可以讀出多個(gè)主存字采用的技術(shù)。 兩種可行方案： （ 1）一體多字結(jié)構(gòu) （ 2）多體交叉編址技術(shù) 40 （ 1）一體多字結(jié)構(gòu) W W W W 主存儲(chǔ)器存儲(chǔ)體 地址寄存器 數(shù)據(jù)總線 41 通過(guò)加寬每個(gè)存儲(chǔ)單元的寬度，即增加每個(gè)主存單元的數(shù)據(jù)位數(shù)（ bit），使每個(gè)存儲(chǔ)單元同時(shí)存儲(chǔ)幾個(gè)字，則每一次讀操作就同時(shí)送出了幾個(gè)主存字，使讀出一個(gè)主存字的平均的讀出時(shí)間變?yōu)樵瓉?lái)（與每一個(gè)單元存一個(gè)字相比）的幾分之一。 缺點(diǎn)：每次讀出的幾個(gè)主存字必須首先保存在位數(shù)足夠長(zhǎng)的寄存器中，等待通過(guò)數(shù)據(jù)總線分幾次把它們傳送走。 42 （ 2）多體交叉編址技術(shù) 地址寄存器 數(shù)據(jù)總線 W W W W 0字 1字 2字 3字 43 把存儲(chǔ)器分為幾個(gè)能獨(dú)立讀寫(xiě)的，字長(zhǎng)為 1個(gè)主存字的主體，這樣可以按讀寫(xiě)需要情況，分別對(duì)每個(gè)存儲(chǔ)體讀寫(xiě)。通過(guò)合理的組織方式，使幾個(gè)存儲(chǔ)體協(xié)同運(yùn)行，從而提供比單個(gè)存儲(chǔ)體更高的讀寫(xiě)速度。 44 多個(gè)存儲(chǔ)體的 組織方式： ① 關(guān)于讀寫(xiě)周期的啟動(dòng) 兩種方法： 方法一：在同一個(gè)讀寫(xiě)周期內(nèi)同時(shí)啟動(dòng)所有存儲(chǔ)體的讀寫(xiě)操作，類似前面的一體多字結(jié)構(gòu)； 方法二：使這些存儲(chǔ)體順序地輪流啟動(dòng)各自的讀寫(xiě)周期，即在一個(gè)存儲(chǔ)體的讀寫(xiě)周期內(nèi)，能啟動(dòng)每一個(gè)存儲(chǔ)體的讀寫(xiě)操作，即啟動(dòng)相鄰兩個(gè)存儲(chǔ)體的最小時(shí)間小于或等于一個(gè)讀寫(xiě)周期除以存儲(chǔ)體的個(gè)數(shù)。這種方案的優(yōu)點(diǎn)是依次讀出來(lái)的每一個(gè)存儲(chǔ)字，可以直接通過(guò)數(shù)據(jù)總線依次傳送走，而不必設(shè)置專門(mén)的數(shù)據(jù)緩沖存儲(chǔ)器。理論上能達(dá)到最高的讀寫(xiě)速度。 45 ② 關(guān)于如何分配這些存儲(chǔ)體各自工作的地址范圍 合理的方案是采用 交叉編址 ，即把連續(xù)地址的幾個(gè)主存字依次分配在不同的存儲(chǔ)體中，因?yàn)槌绦蜻\(yùn)行局部性原理已經(jīng)表明，程序運(yùn)行過(guò)程中，在短時(shí)間內(nèi)讀寫(xiě)地址相鄰的主存字的概率更大。設(shè)有 m個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體的容量為 L，則第 M個(gè)存儲(chǔ)體中存儲(chǔ)的主存字的地址為 M j+i 其中 j=0， 1， 2， … ， L1； i=0， 1， 2， … ， M1 46 例： 設(shè) M=4，則可用低 2為地址來(lái)區(qū)分讀寫(xiě)哪個(gè)存儲(chǔ)體，其余高位部分送到每個(gè)存儲(chǔ)體，用于區(qū)分讀寫(xiě)每存儲(chǔ)體中的哪一個(gè)存儲(chǔ)字。 存儲(chǔ)體號(hào) 存儲(chǔ)體內(nèi)編址情況 最低 2位的地址取值 0 0， 4， 8， 12， … ， 4i+0， … 00 1 1， 5， 9， 13， … ， 4i+1， … 01 2 2， 6， 10， 14， … ， 4i+2， … 10 3 3， 7， 11， 15， … ， 4i+3… 11 47 多體交叉編址技術(shù) 地址寄存器 數(shù)據(jù)總線 W W W W 0字 1字 2字 3字 4字 5字 6字 7字 …… …… …… …… L1 L2 L3 L4 48 3. 關(guān)于對(duì)成組數(shù)據(jù)傳送的支持 這種方式是指用于提高在數(shù)據(jù)總線上數(shù)據(jù)輸入 /輸出能力的一種技術(shù)。即通過(guò)地址總線傳送一次地址后，能連續(xù)的在數(shù)據(jù)總線上傳送多個(gè)（或一組）數(shù)據(jù)。而不相像正?？偩€工作方式那樣，每傳送一次數(shù)據(jù)，總要用兩段時(shí)間，即先傳送一次地址（地址時(shí)間），后跟一次數(shù)據(jù)傳送（數(shù)據(jù)時(shí)間）。 在成組傳送方式，為傳送 N個(gè)數(shù)據(jù)，可以僅用 N+1個(gè)總線時(shí)鐘周期。而不是 2N個(gè)總線時(shí)鐘周期。 49 關(guān)于對(duì)成組數(shù)據(jù)傳送的支持 實(shí)現(xiàn)數(shù)據(jù)成組傳送， CPU要支持這種運(yùn)行方式（ 486以上型號(hào)）；主存儲(chǔ)器也應(yīng)能提供出足夠高的讀寫(xiě)速度，這往往通過(guò)主存的多體結(jié)構(gòu)，動(dòng)態(tài)存儲(chǔ)器的 EDO支持等措施來(lái)實(shí)現(xiàn)。這種支持可以在 PC機(jī)的內(nèi)存條一級(jí)體現(xiàn)，也可以在存儲(chǔ)器芯片一級(jí)體現(xiàn)。 50 4. 其它可行方案（自學(xué)） 51 2022年 1月 試題 三、 2． 使用多體結(jié)構(gòu)的主存儲(chǔ)器的目的是什么？什么是低位交叉，其優(yōu)點(diǎn)何在？ 答：使用多體結(jié)構(gòu)的主存儲(chǔ)器，是為了使用可以獨(dú)立讀寫(xiě)的多個(gè)存儲(chǔ)器，以提高對(duì)它們的并行讀寫(xiě)、快速得到多個(gè)數(shù)據(jù)的能力，緩解單個(gè)主存儲(chǔ)器讀寫(xiě)速度慢的矛盾。 在多體結(jié)構(gòu)的主存儲(chǔ)器中，通常多選用把相鄰的存儲(chǔ)字放在不同的存儲(chǔ)體中，這被稱為低位地址交叉的組織形式，它更符合程序運(yùn)行的局部性原理，有利于同時(shí)（或時(shí)間上有覆蓋）地讀寫(xiě)地址相鄰的幾個(gè)存儲(chǔ)字。 52 作業(yè) . 在所有主存儲(chǔ)器芯片已確定的情況下，還要進(jìn)一步大幅度提高主存儲(chǔ)器的讀寫(xiě)速度的辦法是什么？主存一體多字和多體交叉方案的優(yōu)缺點(diǎn)個(gè)表現(xiàn)在什么地方？低位地址交叉是何含義？?jī)?yōu)點(diǎn)何在？ 答：在所有主存儲(chǔ)器芯片已確定的情況下，還要進(jìn)一步大幅度提高主存儲(chǔ)器的讀寫(xiě)速度的辦法是采用主存儲(chǔ)器的并行讀寫(xiě)技術(shù)。 一體多字方案的優(yōu)點(diǎn)是每一次讀操作就同時(shí)送出了幾個(gè)主存字，使讀出一個(gè)主存字的平均的讀出時(shí)間變?yōu)樵瓉?lái)（與每一個(gè)單元存一個(gè)字相比）的幾分之一。缺點(diǎn)：每次讀出的幾個(gè)主存字必須首先保存在位數(shù)足夠長(zhǎng)的寄存器中，等待通過(guò)數(shù)據(jù)總線分幾次把它們傳送走。 53 多體交叉方案的優(yōu)點(diǎn)是依次讀出來(lái)的每一個(gè)存儲(chǔ)字，可以直接通過(guò)數(shù)據(jù)總線依次傳送走，而