【正文】 位段內(nèi)偏移量可得出存儲(chǔ)器操作數(shù)的物理地址 (20位 )。解：上述通用寄存器的隱合用法如下：AX—— 在字乘 /字除指令中用作累加器； 在字 I/O操作時(shí)作為數(shù)據(jù)寄存器。Date 147．執(zhí)行如下令后，標(biāo)志寄存器中各狀態(tài)位之值。解：在 8086系統(tǒng)中，雙字在內(nèi)存中占連續(xù) 4個(gè)字節(jié)，其中低位字節(jié)存于低地址，字節(jié)存于高地址。 圖 2—9 Date 16 8086引腳信號(hào) AD0~AD15雙重總線的特點(diǎn)。 可見(jiàn)這 16條雙重總線的特點(diǎn)是分時(shí)復(fù)用。 (1)在 T1周期，雙重總線 AD0~AD15， A16/S3~A19/S6上輸出要訪問(wèn)的內(nèi)存單元的地 址信號(hào) A0~A19。③ 在讀周期中，數(shù)據(jù)信息一般出現(xiàn)在 T2周期以后，雙重總線 AD0～ AD15上的地址信息有效和數(shù)據(jù)信息有效之間有一段高阻態(tài)，因?yàn)?AD0~AD15上的數(shù)據(jù)必須在存儲(chǔ)芯片 (或 I／ O 接口 )的存取時(shí)間后才能山現(xiàn)。Date 19(3)存儲(chǔ)器操作同 I／ O操作的區(qū)別是： 在存儲(chǔ)器操作周期中，控制信號(hào) M/IO*始終為高電平；而在 I／ O操作周期中，M/IO*始終為低電平。 在寫(xiě)周期中，如果在 T3周期內(nèi)，被訪問(wèn)的內(nèi)存單元或 I／ O端口還不能把數(shù)據(jù)總線上的 數(shù)據(jù)取走，則必須在 T3之后插入等待周期 Tw， 這時(shí) WR*控制信號(hào)仍為有效低電平。解： (1)8086只有 20條地址線，可直接尋址的內(nèi)存空間為220=1MB； 而 80286有 24 條地址線，可直接尋址的內(nèi)存空間為 224＝ 16MB。(3)在保護(hù)方式下，存儲(chǔ)器的分段部件把整 個(gè)存儲(chǔ)空間分成可變長(zhǎng)度的各段，段的長(zhǎng)度 ≤64KB。(4)在保護(hù)方式下， 80286采用 “描述子 ”和 “選擇子 ”的數(shù)據(jù)結(jié)構(gòu)來(lái)實(shí)現(xiàn)內(nèi)存單元的 尋址。解： (1)80286是 16位微處理器，有 24條地址線，可直接尋址的內(nèi)存空間為 224＝ 16MB， 而 80386是 32位微處理器，有 32條數(shù)據(jù)線， 32條地址線，可直接尋址的內(nèi)存空間 為 232＝ 4GB。 另外再增加了兩個(gè) 16位段寄存器 FS和 GS。 80386的分段 部件將邏輯地址轉(zhuǎn)換為 32位的線性地址； 80386的分頁(yè)部件將線性地址轉(zhuǎn)換為物理地址。 Date 2213．扼要說(shuō)明 80486同 80386的主要區(qū)別。 Date 2314．扼要說(shuō)明 Pentium同 Pentium Pro的主要區(qū)別。 Date 24Pentium， Pentium Pro的主要區(qū)別是： (1)一個(gè)封裝內(nèi)安裝兩個(gè)芯片，一個(gè)是 CPU內(nèi)核，包括兩個(gè) 8KB的 L1 Cache， 另一個(gè) 是 256KB的 L2 Cache。具有 3種超標(biāo)量結(jié)構(gòu)和14級(jí)超級(jí)流水線結(jié)構(gòu)，大大提高了處理器的并行處理能力。解： Pentium MMX處理器是具有多媒體擴(kuò)展功能的奔騰芯片， MMX即多媒體擴(kuò)展， 是為提高 PC機(jī)處理多媒體和通信能力而推出的新技術(shù)。結(jié)果大于最大值時(shí)當(dāng)作最大值，結(jié)果小于 最小值時(shí)當(dāng)作最小值，無(wú)需進(jìn)行溢出處理； (3)具有積和運(yùn)算能力， MMX微處理器的 PMADDWD指令(緊縮字相乘并加結(jié)果 )即 “積和運(yùn)算 ”，可大大提高向量運(yùn)算和矩陣運(yùn)算的速度，在音頻和視頻圖像的壓縮和解壓縮中經(jīng)常用到 。解： Pentium II處理器把多媒體擴(kuò)展技術(shù) (MMX技術(shù) )融合入 Pentium Pro芯片之中， 使 Pentium II微處理器既保持了Pentium Pro原有的強(qiáng)大的處理功能，又增強(qiáng)了 PC機(jī)在三維 圖形、圖像和多媒體方面的可視化計(jì)算功能相交互功能。 Date 27(3)雙重獨(dú)立總線結(jié)構(gòu)。內(nèi)部增加了 8個(gè)新的 128位單精度寄存器 (432位 )， 能同時(shí)處 理 4個(gè)單精度浮點(diǎn)變量，可達(dá) 20億次 /秒的浮點(diǎn)運(yùn)算速度 。 (2)存儲(chǔ)器芯片的存取時(shí)間 解：定義為從啟動(dòng)一次存儲(chǔ)器操作，到完成該操作所需要的時(shí)間。這種連 接方法稱(chēng)為 “奇偶分體 ”。解： (1)4K 8位：地址線 12條，數(shù)據(jù)線 8條； (2)512K4位：地址線 19條，數(shù)據(jù)線 4條； (3)1M 1位：地址線 20條，數(shù)據(jù)線 1條； (4)2K 8位：地址線 11條，數(shù)據(jù)線 8條。解： 6116是一種 20488位的靜態(tài) RAM芯片，有 11條地址線，用來(lái)接受 CPU送來(lái)的 地址信號(hào)，以選中 CPU要訪問(wèn)的存儲(chǔ)單元。控制信號(hào)線有 3條 —— 片選信號(hào) CE*用來(lái)選中所要訪問(wèn)的存儲(chǔ)器芯片， CE*引腳通常 同地址譯碼器的輸出相連，而該地址譯碼器的輸入即 CPU要讀寫(xiě)的內(nèi)存單元的高位地址線。 Date 324．試說(shuō)明 2164芯片各引腳的功能 。數(shù)據(jù)線有 2條，即 DIN(輸入數(shù)據(jù) )和 DOUT(輸出數(shù)據(jù) )，用來(lái)寫(xiě)入或讀出一位數(shù)據(jù)信息。用來(lái)鎖定 8位行地址； CAS*— 列地址選通信號(hào)，用 來(lái)鎖定 8位列地址； WRITE*—— 讀寫(xiě)控制信號(hào)，用來(lái)控制對(duì) 2164芯片的讀與寫(xiě)。解： 2732是一種 4K8位的可擦除可編程序只讀存儲(chǔ)器芯片。 2732有 8條數(shù)據(jù)線，用于存 儲(chǔ)單元數(shù)據(jù)的讀出與寫(xiě)入 (在編程工作時(shí) )，有兩條控制信號(hào)線：芯片允許線 CE*用來(lái)選擇 該芯片，使其工作，輸出允許線 OE*用來(lái)把輸出數(shù)據(jù)送上數(shù)據(jù)線，只有當(dāng)這兩條控制線同時(shí) 有效時(shí)，才能從輸出端得到讀出的數(shù)據(jù)，此為讀出時(shí)的條件；在編程工作時(shí)，要求 OE*線連 接編程電源 VPP＝21V， CE*接一個(gè) 50ms低電平有效的 TTL編程脈沖，每加一個(gè)這樣的負(fù) 脈沖，控制向一個(gè)地址寫(xiě)入 — 個(gè) 8位的數(shù)據(jù)。解： (1)5124位 RAM構(gòu)成 16KB的存儲(chǔ)系統(tǒng)：需要 16KB／ 5124＝ 64片；片外地址譯碼需 11位地址線。 (4)64Kl位 RAM構(gòu)成 256KB的存儲(chǔ)系統(tǒng)： 需要 256KB／ 64K8位＝ 32片，片外地址譯碼需 4位地址線 。解 :(1)電路分析：譯碼器的控制端 G1接 M/IO*， 當(dāng) CPU執(zhí)行存儲(chǔ)器操作時(shí)， M／ IO＝ “H”，滿足 G1有效的條件。 G2B*同 “與非門(mén)2”的輸出端相連， “與非門(mén) 2”的輸入為 A17 與 A18， 只有當(dāng) A18和 A17都為高電平時(shí)， G2B*為有效低電平，也就是 A18， A17為 11時(shí)， G2B*才有效。 “與門(mén) 3”的輸入同譯碼器輸出 Y2*、 Y3*相連，當(dāng) Y2*為低電平，或 Y3*為低電平時(shí)，CS*為有效低電平，存儲(chǔ)器芯 片被選中。 地址范圍為 32K， 但該存儲(chǔ)芯片只有 14條地址線 A0~A13， 為 16KB的容量， 因此一個(gè)存儲(chǔ)單元有兩個(gè)地址對(duì)應(yīng)，這是由于 Y2*同 Y3*都可選中該存儲(chǔ)芯片， A14為 “0” 或?yàn)?“1”， 都能選中同一單元，只要 A18~A15＝ 1101即可。另一方面，上述連接中 CPU的 A19未參加譯碼， A19為 “0”或?yàn)?1都可。 因此本題的存儲(chǔ)器譯碼中，A19和 A14未參加譯碼，有地址更疊， 實(shí)質(zhì)上一個(gè)存儲(chǔ)單元有 4個(gè)地址對(duì)應(yīng) 。系統(tǒng)地址總線為 20位、數(shù)據(jù)總線為 8位。 2732的容量為 4K 8位， 有 12條地址線，片外譯碼的地址線為 8條， 6116的容量為 2K 8位，有 11條地址線，片 外譯碼的地址線為 9條。 Date 38(2)列出地址范圍Date 39EPROM1~EPROM3的 CE*分別接 74LS148,SRAM的 CE*同 Y3*，A11經(jīng)或門(mén)后的輸出相連 ， SRAM2的 CE*同 Y3*， A11經(jīng)或門(mén)后的輸出相連， SRAM3的 CE*同 Y4*， A11經(jīng)或門(mén)后的輸出相連， SRAM4的 CE*同 Y3*， A11*經(jīng)或門(mén)后的輸出相連，則可畫(huà)出如圖所示的系統(tǒng)連接圖。解： (1)該條指令的機(jī)器碼為 4個(gè)字節(jié)存放在1000H:2022H開(kāi)始的 4個(gè)單元中。因是奇地址字，需兩個(gè)總線周 期才能完成 。 (2)在無(wú)等待周期的情況下，從取指到執(zhí)行共需： 4 41/5MHz＝ (一個(gè)總線周期 在無(wú)等待周期的情況下由4個(gè)時(shí)鐘周期 T組成 )。采用內(nèi)存條的優(yōu)點(diǎn)是，安裝容易，便于更換和易于增加或擴(kuò)充內(nèi)存容量 。各種 I／ O卡都是 I/O接口，如 “打印卡 ”、 “顯卡 ”和 “聲 ”等。這些可以由 CPU用 IN和 OUT指令來(lái)讀寫(xiě)的寄存器稱(chēng)為 “I/O端口 ”。周期挪用并不減慢 CPU的操作，但可能需要復(fù)雜的時(shí)序電路，而且數(shù)據(jù)傳送過(guò)程是不連續(xù)的和不規(guī)則的。入口地址由兩部分組成，即中斷服務(wù)程序第一條指令第一個(gè)字節(jié)的 “段基值 ”和 “偏移量 ” ，是兩個(gè) 16位的邏輯地址，所以將入口地址稱(chēng)為 “向量 ”。它適用于完全嵌套方式的中斷結(jié)束。這種 EOI方式在第 2個(gè) INTA*響應(yīng)信號(hào)的后沿 (上升沿 )時(shí)，由 8259A自動(dòng)清除 ISR中己置位的中斷優(yōu)先級(jí)最高的位 ， 不必在中斷服務(wù)程序結(jié)束前由 CPU向 8259A發(fā)出 EOI命令。持殊 EOI方 式是采用持殊EOI命令在中斷服務(wù)程序結(jié)束前向 8259A發(fā)出結(jié)束命令，用來(lái)清除正在服務(wù) 的中斷服務(wù)寄存器中的相應(yīng)位 (此時(shí)正在服務(wù)的中斷優(yōu)先級(jí)不一定是已置位中的最高位 )、 特殊 EOI命令中帶有用于指定 ISR中相應(yīng)位清零的三位編碼信息。 (8)溢出中斷： 8086內(nèi)部中斷中的一種；當(dāng)程序中遇到INTO指令，而且當(dāng)前的溢出標(biāo)志 OF=1時(shí)， 產(chǎn)生的中斷為溢出中斷。Date 452．請(qǐng)說(shuō)明外設(shè)接口同外設(shè)之間的三種信息 —— 數(shù)據(jù)信息、控制信息和狀態(tài)信息的作用 及傳送過(guò)程。 控制信息是 CPU用 OUT指令通過(guò) “數(shù)據(jù)總線 ”經(jīng)接口中的 ‘‘控制端口 ’’向外設(shè)輸出的信息，用來(lái)控制外設(shè)的啟動(dòng)與停止，選擇接口的工作方式以及把數(shù)據(jù)信息打入外設(shè)數(shù)據(jù)緩 沖器的選通信號(hào)。 數(shù)據(jù)信息、控制信息和狀態(tài)信息都是由 CPU的數(shù)據(jù)總線來(lái)傳送的。解：查詢式數(shù)據(jù)傳送又稱(chēng) “異步傳送方式 ”或 “條件傳送方式 ”，其工作過(guò)程如下： 在實(shí)現(xiàn)數(shù)據(jù)傳送前必須首先讀取外設(shè)的當(dāng)前狀態(tài)，檢查外設(shè)是否已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳 送，如果外設(shè)尚未準(zhǔn)備就緒 (通常由狀態(tài)信息 BUSY(忙 )有效或 READY(就緒 )無(wú)效表示)， 則 CPU繼續(xù)查詢外設(shè)狀態(tài)；如果外設(shè)已準(zhǔn)備就緒 (通常由狀態(tài)信息 BUSY無(wú)效或 READY有效表示，則 CPU可通過(guò)數(shù)據(jù)端口進(jìn)行輸入或輸出操作，以實(shí)現(xiàn)同外設(shè)的數(shù)據(jù)傳送。解：采用中斷方式傳送數(shù)據(jù)，在硬件方面，在外設(shè)與 CPU之間必須有一個(gè)具有中斷控 制邏輯的接口電路，用來(lái)實(shí)現(xiàn)數(shù)據(jù)傳送的控制，也可以是一般的接口電路 (無(wú)中斷控制邏 輯 )加上一個(gè)專(zhuān)用的中斷控制器 (例如 8259A可編程中斷控制器 )，在軟件方面，必須編制 一段 “中斷服務(wù)程序 ”，以完成 CPU與外設(shè)之間的數(shù)據(jù)傳送。此時(shí)．外設(shè)同時(shí)進(jìn)行數(shù)據(jù)傳送的準(zhǔn)備工作。 Date 485．簡(jiǎn)述 DMA控制器的特點(diǎn)及功能。(3)能發(fā)出地址信息，對(duì)存儲(chǔ)器尋址，并修改地址指針， DMAC內(nèi)部必須有能自動(dòng)加 1或減 1的地址寄存器。DMA內(nèi)部必須有能自動(dòng)減 1的字計(jì)數(shù)寄存器，計(jì)數(shù)結(jié)束產(chǎn)生終止計(jì)數(shù)信號(hào)；(5)能發(fā)出 DMA結(jié)束信號(hào)，釋放總線，使 CPU恢復(fù)總線控制權(quán)； (6)能發(fā)出讀、寫(xiě)控制信號(hào)，包括存儲(chǔ)器訪問(wèn)信號(hào)和 I／ O訪問(wèn)信號(hào)。 Date 506．圖習(xí) 4l為一 LED接口電路，寫(xiě)出使 8個(gè) LED管自上至下依次發(fā)亮 2秒的程序， 并說(shuō)明該接口屬于何種輸入輸出控制方式 ?為什么 ? 解：控制程序?yàn)椋篗OV AL， 7FH LOP： 0UT 10H,AL ； 調(diào)用延時(shí) 2秒子程序 ROR AL， 1 JMP LOP 該接口屬無(wú)條件傳送方式，CPU同 LED之間無(wú)聯(lián)絡(luò)信號(hào)，LED總是已準(zhǔn)備好可以接收來(lái)自CPU的信息。解： 8086的中斷系統(tǒng)是一個(gè)簡(jiǎn)單而靈活的中斷系統(tǒng)，每個(gè)中斷都有一個(gè)中斷類(lèi)型碼供 CPU進(jìn)行識(shí)別，并據(jù)此從中斷向量表中查取中斷向量，轉(zhuǎn)向?qū)?yīng)的中斷服務(wù)程序。 8086的中斷可以由 CPU外的硬設(shè)備驅(qū)動(dòng) —— 硬件中斷 (外部中斷 )，也可由軟件中斷 指令啟動(dòng)，或內(nèi) CPU自身啟動(dòng) (在執(zhí)行指令過(guò)程中發(fā)生異?，F(xiàn)象 )—— 軟件中斷 (內(nèi)部中 斷 )。 Date 539．簡(jiǎn)要說(shuō)明 8259A中斷控制器中 IRR、 ISR和IMR三個(gè)寄存器的功能。中斷服務(wù)寄存器 ISR用來(lái)記憶正在處理的中斷級(jí)別； 中斷屏蔽寄存器 IMR用來(lái)存放 CPU送來(lái)的屏蔽信號(hào)， IMR中的某一位或某幾位為 “1”時(shí)，對(duì)應(yīng)的中斷請(qǐng)求被屏蔽。 Date 55第 5章 并行接口1．解釋題 (1)片選 解：片選信號(hào)以 CE*(或 CE)表示，只有當(dāng)該信號(hào)有效時(shí)才能使接口芯片進(jìn)入電路工作狀態(tài)，以實(shí)現(xiàn)數(shù)據(jù)的輸入輸出。 因此，片選是由指定的 I/O地址選中接口芯片以使其進(jìn)入電路工作狀態(tài)的過(guò)程。Date 56(3)聯(lián)絡(luò)信號(hào) 解：并行接口通常要為每個(gè)數(shù)據(jù)端口提供兩條控制線，一條是接口送往外設(shè)的控制線， 另一條是外設(shè)送給接口的狀態(tài)線，這一對(duì)信號(hào)線的有序配合，使 CPU通過(guò)接口能實(shí)現(xiàn)同外 設(shè)之間正確的數(shù)據(jù)傳送。(4)INTE 解： 8255A用于中斷傳送時(shí)的中斷允許信號(hào)，是一個(gè)無(wú)外部引出端的位于 8255A內(nèi)部 的中斷允許觸發(fā)器的狀態(tài)位。 Date 57(5)OBF* 解：輸出緩沖器滿， 8255A工作于方