【文章內(nèi)容簡介】 片 2732， 8KB RAM需采用 4片 6116。 2732的容量為 4K 8位， 有 12條地址線，片外譯碼的地址線為 8條， 6116的容量為 2K 8位，有 11條地址線，片 外譯碼的地址線為 9條。采用 74LS138譯碼，每個輸出端對應(yīng)4KB地址范圍，對 6116， A11 還需進行二次譯碼。 Date 38(2)列出地址范圍Date 39EPROM1~EPROM3的 CE*分別接 74LS148,SRAM的 CE*同 Y3*，A11經(jīng)或門后的輸出相連 ， SRAM2的 CE*同 Y3*， A11經(jīng)或門后的輸出相連， SRAM3的 CE*同 Y4*， A11經(jīng)或門后的輸出相連， SRAM4的 CE*同 Y3*， A11*經(jīng)或門后的輸出相連，則可畫出如圖所示的系統(tǒng)連接圖。Date 409． 8086CPU執(zhí)行 MOV [2022H]， AX指令，從取指到執(zhí)行指令最少需要多少時間？設(shè)時鐘頻率為5MHz， 該指令的機器碼為 4個字節(jié)，存放在1000H:2022H開始的代碼段中。解： (1)該條指令的機器碼為 4個字節(jié)存放在1000H:2022H開始的 4個單元中。取指 令需兩個總線周期，第一次取出 1000H： 20O0H與 1000H： 2022H兩個單元中 16位數(shù)據(jù)；第 二次取出 1000H： 2022H與 1000H：2022H兩個單元中的 16位數(shù)據(jù)；接著為執(zhí)行指令，將 AX中16位數(shù)傳送到 DS： 2022H與 DS： 2022H兩個存儲單元中。因是奇地址字，需兩個總線周 期才能完成 。 這樣，從取指到執(zhí)行共需 4個總線周期。 (2)在無等待周期的情況下，從取指到執(zhí)行共需： 4 41/5MHz＝ (一個總線周期 在無等待周期的情況下由4個時鐘周期 T組成 )。 Date 4110． 什么是內(nèi)存條 ?用內(nèi)存條有何優(yōu)點 ?解：內(nèi)存條是一種以小型板卡形式出現(xiàn)的內(nèi)存儲器產(chǎn)品，在一個長條的印刷電路板上安 裝有若干存儲器芯片，印刷板長邊上有 72或 168條引腳，內(nèi)存條可插在主板上的內(nèi)存 條插槽中 。采用內(nèi)存條的優(yōu)點是，安裝容易，便于更換和易于增加或擴充內(nèi)存容量 。 Date 42第 4章 輸入輸出與中斷1．解釋題： (1)I/O接口： I／ O接口是把微處理器同外圍設(shè)備 (外設(shè) ) 連接起來實現(xiàn)數(shù)據(jù)傳送的控制電路，又稱為 ‘外設(shè)接口 ”。各種 I／ O卡都是 I/O接口，如 “打印卡 ”、 “顯卡 ”和 “聲 ”等。 (2)I／ O端口： I/O接口同外設(shè)之間傳送三種信息一數(shù)據(jù)信息、控制信息和狀態(tài)信息，這三種信息實際上是 CPU通過接口同外設(shè)之間傳送的信息，因此，在接口中必須有存放并傳送這三種信息的 寄存器。這些可以由 CPU用 IN和 OUT指令來讀寫的寄存器稱為 “I/O端口 ”。 (3)周期挪用：周期挪用是指利用 CPU不訪問存儲器的那些周期來實現(xiàn) DMA操作， DMAC可以使用總線而不用通知CPU， 也不會妨礙 CPU的工作。周期挪用并不減慢 CPU的操作，但可能需要復雜的時序電路，而且數(shù)據(jù)傳送過程是不連續(xù)的和不規(guī)則的。 Date 43(4)中斷向量 ：所謂中斷向量是指中斷服務(wù)程序的入口地址。入口地址由兩部分組成，即中斷服務(wù)程序第一條指令第一個字節(jié)的 “段基值 ”和 “偏移量 ” ，是兩個 16位的邏輯地址，所以將入口地址稱為 “向量 ”。 (5)正常 EOI方式： 這是 8259A三種中斷結(jié)束方式中的一種，屬于 EOI命令方式： EOI命令方式是指當中斷服務(wù)程序結(jié)束之前向 8259A發(fā)出 EOI命令，將正在執(zhí)行的中斷服務(wù)寄存器 ISR中的對應(yīng)位清零；正常 EOI方式采用普通 EOI命令將 ISR中所有已置位的位中優(yōu)先級最高的位清零。它適用于完全嵌套方式的中斷結(jié)束。 (6)自動 EOI方式 ： 8259A的三種中斷結(jié)束方式中的一種。這種 EOI方式在第 2個 INTA*響應(yīng)信號的后沿 (上升沿 )時，由 8259A自動清除 ISR中己置位的中斷優(yōu)先級最高的位 ， 不必在中斷服務(wù)程序結(jié)束前由 CPU向 8259A發(fā)出 EOI命令。Date 44(7)持殊 EOI方式 ：這也是 8259A的三種中斷結(jié)束方式中的 — 種，也屬于 EOI命令方式。持殊 EOI方 式是采用持殊EOI命令在中斷服務(wù)程序結(jié)束前向 8259A發(fā)出結(jié)束命令，用來清除正在服務(wù) 的中斷服務(wù)寄存器中的相應(yīng)位 (此時正在服務(wù)的中斷優(yōu)先級不一定是已置位中的最高位 )、 特殊 EOI命令中帶有用于指定 ISR中相應(yīng)位清零的三位編碼信息。特殊EOI命令可以作為任何優(yōu)先級管理方式的中斷結(jié)束命令。 (8)溢出中斷： 8086內(nèi)部中斷中的一種；當程序中遇到INTO指令，而且當前的溢出標志 OF=1時， 產(chǎn)生的中斷為溢出中斷。產(chǎn)生溢出中斷時， INTO指令和 OF=1兩個條件必須同時滿足。Date 452．請說明外設(shè)接口同外設(shè)之間的三種信息 —— 數(shù)據(jù)信息、控制信息和狀態(tài)信息的作用 及傳送過程。 解：數(shù)據(jù)信息是 CPU同外設(shè)進行輸入輸出的主要信息，CPU用 OUT指令通過 ‘“數(shù)據(jù) 總線 ”由接口中的 “數(shù)據(jù)端口 ”向外設(shè)輸出 “數(shù)據(jù)信息 ”，用 IN指令通過 “數(shù)據(jù)總線 ”讀 入從外設(shè)經(jīng)接口中的 “數(shù)據(jù)端口 ”送來的 “數(shù)據(jù)信息 ”。 控制信息是 CPU用 OUT指令通過 “數(shù)據(jù)總線 ”經(jīng)接口中的 ‘‘控制端口 ’’向外設(shè)輸出的信息，用來控制外設(shè)的啟動與停止，選擇接口的工作方式以及把數(shù)據(jù)信息打入外設(shè)數(shù)據(jù)緩 沖器的選通信號。 狀態(tài)信息是 CPU用 IN指令通過 “數(shù)據(jù)總線 ”讀入的從外設(shè)經(jīng)接口中的 “狀態(tài)端口 ” 輸入的信息，該信息反映外設(shè)當前所處的工作狀態(tài)，用來實現(xiàn) CPU與外設(shè)之間信息傳輸 的 “同步”。 數(shù)據(jù)信息、控制信息和狀態(tài)信息都是由 CPU的數(shù)據(jù)總線來傳送的。 Date 463．簡述查詢式數(shù)據(jù)傳送的工作過程。解：查詢式數(shù)據(jù)傳送又稱 “異步傳送方式 ”或 “條件傳送方式 ”，其工作過程如下： 在實現(xiàn)數(shù)據(jù)傳送前必須首先讀取外設(shè)的當前狀態(tài)，檢查外設(shè)是否已經(jīng)準備好進行數(shù)據(jù)傳 送，如果外設(shè)尚未準備就緒 (通常由狀態(tài)信息 BUSY(忙 )有效或 READY(就緒 )無效表示)， 則 CPU繼續(xù)查詢外設(shè)狀態(tài)；如果外設(shè)已準備就緒 (通常由狀態(tài)信息 BUSY無效或 READY有效表示，則 CPU可通過數(shù)據(jù)端口進行輸入或輸出操作，以實現(xiàn)同外設(shè)的數(shù)據(jù)傳送。Date 47。解：采用中斷方式傳送數(shù)據(jù)，在硬件方面，在外設(shè)與 CPU之間必須有一個具有中斷控 制邏輯的接口電路，用來實現(xiàn)數(shù)據(jù)傳送的控制，也可以是一般的接口電路 (無中斷控制邏 輯 )加上一個專用的中斷控制器 (例如 8259A可編程中斷控制器 )，在軟件方面，必須編制 一段 “中斷服務(wù)程序 ”，以完成 CPU與外設(shè)之間的數(shù)據(jù)傳送。 在中斷傳送方式中，通常在一個主程序中安排好在某一時刻啟動某一外設(shè)后， CPU繼 續(xù)執(zhí)行主程序。此時．外設(shè)同時進行數(shù)據(jù)傳送的準備工作。當外設(shè)完成數(shù)據(jù)傳送的準備時， 通過中斷控制邏輯向 CPU發(fā)出中斷請求，在 CPU可以響應(yīng)中斷的條件下 (IF=1， 在完成當前指今后 )，現(xiàn)行主程序被 “中斷 ”，通過中斷控制邏輯提供的 “中斷 類型碼 ”，從 “中斷向量表 ”中讀入 “中斷向量 ”轉(zhuǎn)去執(zhí)行 “中斷服務(wù)程序 ”，在中斷服務(wù)程 序中完成 — 次 CPU與外設(shè)之間的數(shù)據(jù)傳送，傳送完成后仍返回被中斷的主程序，從斷點處 繼續(xù)執(zhí)行，并等待外設(shè)的下一次中斷請求。 Date 485．簡述 DMA控制器的特點及功能。解： DMA控制器是內(nèi)存儲器同外設(shè)之間進行高速數(shù)據(jù)傳送時的硬件控制電路，是一種 實現(xiàn)直接數(shù)據(jù)傳送的專用處理器，它必須能取代在程序控制傳送中由 CPU和軟件所完成的 各項功能；它的主要功能是： (1)MAC同外設(shè)之間有一對聯(lián)絡(luò)信號線 —— 外設(shè)的 DMA請求信號 DREQ以及 DMAC向外設(shè)發(fā)出的 DMA響應(yīng)信號DACK； (2)DMAC在接收到 DREQ后，同 CPU之間也有一對聯(lián)絡(luò)信號線 —— DMAC向 CPU 發(fā)出總線請求信號 (HOLD或BUSRQ)， CPU在當前總線周期結(jié)束后向 DMAC發(fā)出總線響 應(yīng)信號 (HLDA或 BUSAK， DMAC接管對總線的控制權(quán)，進入 DMA操作方式 。(3)能發(fā)出地址信息，對存儲器尋址，并修改地址指針， DMAC內(nèi)部必須有能自動加 1或減 1的地址寄存器。 Date 49(4)能決定傳送的字節(jié)數(shù)，并能判斷 DMA傳送是否結(jié)束 。DMA內(nèi)部必須有能自動減 1的字計數(shù)寄存器，計數(shù)結(jié)束產(chǎn)生終止計數(shù)信號；(5)能發(fā)出 DMA結(jié)束信號，釋放總線，使 CPU恢復總線控制權(quán)； (6)能發(fā)出讀、寫控制信號，包括存儲器訪問信號和 I／ O訪問信號。 DMAC內(nèi)部必須 有時序和讀寫控制邏輯 。 Date 506．圖習 4l為一 LED接口電路，寫出使 8個 LED管自上至下依次發(fā)亮 2秒的程序， 并說明該接口屬于何種輸入輸出控制方式 ?為什么 ? 解：控制程序為：MOV AL， 7FH LOP： 0UT 10H,AL ； 調(diào)用延時 2秒子程序 ROR AL， 1 JMP LOP 該接口屬無條件傳送方式，CPU同 LED之間無聯(lián)絡(luò)信號，LED總是已準備好可以接收來自CPU的信息。 Date 517．簡要說明 8086中斷的特點。解： 8086的中斷系統(tǒng)是一個簡單而靈活的中斷系統(tǒng)，每個中斷都有一個中斷類型碼供 CPU進行識別，并據(jù)此從中斷向量表中查取中斷向量，轉(zhuǎn)向?qū)?yīng)的中斷服務(wù)程序。8086最 多能處理 256種不同的中斷類型。 8086的中斷可以由 CPU外的硬設(shè)備驅(qū)動 —— 硬件中斷 (外部中斷 )，也可由軟件中斷 指令啟動，或內(nèi) CPU自身啟動 (在執(zhí)行指令過程中發(fā)生異?，F(xiàn)象 )—— 軟件中斷 (內(nèi)部中 斷 )。Date 52？ 解：內(nèi)部中斷 (軟件中斷 )的特點是： (1)中斷類型碼或者由指令給出．或者是預先規(guī)定的： (2)不執(zhí)行 INTA*(中斷應(yīng)答 )總線周期； (3)除單步中斷外，任何內(nèi)部中斷都無法禁止； (4)除單步中斷外，任何內(nèi)部中斷的優(yōu)先級都比外部中斷高。 Date 539．簡要說明 8259A中斷控制器中 IRR、 ISR和IMR三個寄存器的功能。解：中斷請求寄存器 IRR用來存放從外設(shè)來的中斷請求信號 IR0~IR7。中斷服務(wù)寄存器 ISR用來記憶正在處理的中斷級別； 中斷屏蔽寄存器 IMR用來存放 CPU送來的屏蔽信號， IMR中的某一位或某幾位為 “1”時，對應(yīng)的中斷請求被屏蔽。Date 5410．教材中圖 ，若ADC的 READY信號出 02H端口 D7 輸出到 CPU數(shù)據(jù)總線，由 04H端口輸出 D5信息控制 ADC的啟動(“1”為啟動 )，程序應(yīng) 作哪些改變？解：只需改動兩處： (1)第 4條指令 AND AL， 0EFH改為 AND AL， ODFH． (2)第 10條指令 SHR AL， 1改為 SHL AL， 1。 Date 55第 5章 并行接口1．解釋題 (1)片選 解：片選信號以 CE*(或 CE)表示，只有當該信號有效時才能使接口芯片進入電路工作狀態(tài)，以實現(xiàn)數(shù)據(jù)的輸入輸出。片選端通常同 1／ O地址譯碼器的輸出端相連 。 因此，片選是由指定的 I/O地址選中接口芯片以使其進入電路工作狀態(tài)的過程。 (2)可編程 解：通過編制相應(yīng)的程序段，用軟件來選擇 I／ O接口芯片按不同的工作方式完成不同的接口任務(wù)；也可在工作過程中用軟件對 I／ O接口芯片進行實時、動態(tài)操作，改變工作方式，發(fā)送操作命令、讀取接口芯片的內(nèi)部狀態(tài)等。Date 56(3)聯(lián)絡(luò)信號 解：并行接口通常要為每個數(shù)據(jù)端口提供兩條控制線，一條是接口送往外設(shè)的控制線， 另一條是外設(shè)送給接口的狀態(tài)線，這一對信號線的有序配合，使 CPU通過接口能實現(xiàn)同外 設(shè)之間正確的數(shù)據(jù)傳送。這一對保證數(shù)據(jù)同步傳輸?shù)男盘柧€稱為 “聯(lián)絡(luò)信號 ”或 “握手信 號 ”。(4)INTE 解： 8255A用于中斷傳送時的中斷允許信號，是一個無外部引出端的位于 8255A內(nèi)部 的中斷允許觸發(fā)器的狀態(tài)位。通過軟件對 8255A中 PCi的位操作來設(shè)定 INTE是 “0”還是 “1”，以確定相應(yīng)數(shù)據(jù)口能否用于中斷傳輸， INTE=“1”， 允許中斷， INTE＝ “0”， 禁止中斷 。 Date 57(5)OBF* 解：輸出緩沖器滿， 8255A工作于方式 1輸出時發(fā)出的數(shù)據(jù)選通信號。 OBF*＝ “0”(有效電平 )時，表示 CPU已將數(shù)據(jù)送到 8255A的 PA 口或 PB口，并被鎖存在相應(yīng)端口上。當外 設(shè)向 8255A返回響應(yīng)信號 ACK*時， OBF*被置為 “1”(無效 )。 (6)IBF 解：輸入緩沖器滿， 8255A 工作于方式 1輸入時由 8255A給外設(shè)的回答信號，表示外設(shè)輸入的數(shù)據(jù)已寫入輸入緩沖器，通知外設(shè)暫不送新數(shù)。 IBF內(nèi)外設(shè)給 8255A的選通信號 STB*變低后置為 “1”(有效 )，由 CPU的讀信號 RD*清為 “0”。 Date 58(7)STB* 解：選通信號。 8255A工作于方