【正文】 Abstract Dc motor to be used widely because of high speed, high accuracy, high efficiency, wide range of speed , load ability, good control performance and other characteristics, widely used. Now society as EDA the development of technology, digital control method of realization motor has been changed innovation, based on FPGA (field programmable gates array) of electronic control system of dc motor servo to control is also one of the many methods. This design with FPGA field programmable logic devices as the central control device, the signal processing, speed and reliability。論文中給出了各個(gè)模塊的 VHDL 代碼，以及這些模塊相對應(yīng)的時(shí)序仿真。設(shè)計(jì)采用三環(huán)控制原理，既對位置環(huán)、速度環(huán)、電流環(huán)進(jìn)行控制，從而使得電流的靜態(tài)跟動(dòng)態(tài)性能都得到提高。 本設(shè)計(jì)以 FPGA 現(xiàn)場可編程邏輯器件做為中央控制器件， 對信號進(jìn)行處理，速度快，可靠性高；并以 AD1674 為數(shù)據(jù)采集系統(tǒng)的核心部件；硬件驅(qū)動(dòng)電路采用大功率 MOSFET 管所構(gòu)成的單極可逆 H橋電路 ， 并采用 PWM 方式驅(qū)動(dòng)電路 。 摘要 直流電機(jī)由于 其 響應(yīng)速度快、精度高、效率高、調(diào)速范圍寬、負(fù)載能力強(qiáng)、控制性能好等特點(diǎn)， 使其 得到廣泛的應(yīng)用?，F(xiàn)在社會(huì)隨著 EDA 技術(shù)的不斷發(fā)展，實(shí)現(xiàn)電機(jī)數(shù)字控制的方法也隨之發(fā)生創(chuàng)新，基于 FPGA（現(xiàn)場可編程門陣列）的電子控制系統(tǒng)來對直流電機(jī)進(jìn)行伺服控制也是眾多方法中的一種。設(shè)計(jì)采用前、反饋復(fù) 合算法，使用 VHDL 語言編程。 本設(shè)計(jì)用 Quartus II 對直流電機(jī)伺服系統(tǒng)的各個(gè)環(huán)節(jié)進(jìn)行程序的編寫與仿真。 本設(shè)計(jì)主要以 用 Quartus II 軟件 進(jìn)行 編程與仿真為主。 And with AD1674 of data collection system for core ponents。在大多情況下，伺服系統(tǒng)專指系統(tǒng)的輸出量是機(jī)械位移、位移速度或是加速度的反饋控制系統(tǒng)， 它的 用是使輸出的機(jī)械位移 (轉(zhuǎn)角 )準(zhǔn)確的跟蹤輸入的位移 (轉(zhuǎn)角 ) 【 3】 。由伺服電機(jī)與控制器及反饋裝置組成的伺服系統(tǒng)已經(jīng)走過了 50 多年。即 伺服系統(tǒng)的發(fā)展要充分利用 計(jì)算機(jī)技術(shù) 和 電子 技術(shù) ，采用數(shù)字式伺服系統(tǒng)， 通過 利用微 機(jī) 來 實(shí)現(xiàn)調(diào)節(jié)控制，增強(qiáng) 其 軟件控制功能，排除 各種 因素的影響， 由此 可 以 大大提高伺服系統(tǒng)的性能。近些年來，隨著電力電子技術(shù)，計(jì)算機(jī)技術(shù)以及控制技術(shù)的發(fā)展，電機(jī)的應(yīng)用得到了進(jìn)一步的發(fā)展。這已經(jīng)不算是傳統(tǒng)意義上的電機(jī)控制，而上升為一種運(yùn)動(dòng)控制。 電機(jī)控制 器的發(fā)展 電機(jī)的控制器經(jīng)歷了由模擬到數(shù)字控制器的發(fā)展，其中早期的模擬控制器受外界環(huán)境影響較大，控制精度不高，跟現(xiàn)在的數(shù)字控制器比較起來相差比較大，數(shù)字控制器可靠性 5 能高并且在調(diào)整參數(shù)的時(shí)候比較的方便，能夠靈活的更改控制策略，對外界環(huán)境所造成的影響不敏感，并且控制精度還高。 隨著 EDA 技術(shù)的誕生于不斷地發(fā)展，用基于 FPGA(現(xiàn)場可編程門陣列 )的電子系統(tǒng)對電機(jī)進(jìn)行控制，為電機(jī)控制的數(shù)字化提供了一種新的方法，并將以前大 模塊電路板式的產(chǎn)品集成為微型芯片級的產(chǎn)品。 功率半導(dǎo)體器件的發(fā)展 隨著電力電子技術(shù)的迅猛發(fā)展以及功率半導(dǎo)體器件的發(fā)展對電機(jī)的控制的發(fā)展影響很大。 數(shù)字控制技術(shù)用于功率器件的控制有這兩方面的有點(diǎn)： (1) 可嚴(yán)格控制最小關(guān)斷時(shí)間和最小開通時(shí)間。 6 第二章 系統(tǒng)控制原理 PWM 控制原理 (Pulse Width Modulation) PWM 簡稱為脈寬調(diào)制，他是一種利用微處理器數(shù)字輸出來對 模擬電路控制的一種非常有效的技術(shù)。 它是 一種模擬控制方式， 隨著 相應(yīng)載荷的變化來調(diào)晶體管基極 的 偏置 或 柵極 的偏置 ， 以此 來 改變 開關(guān)穩(wěn)壓電源輸出晶 體管 或者 晶體管 的 導(dǎo)通時(shí)間 ， 它 能使電源的輸出電壓在工作條件 不斷 變化時(shí)保持恒定 不變 。 PWM 信號是 一種 數(shù)字 信號 ，因?yàn)樵?系統(tǒng) 給定的任何時(shí)刻，滿幅值的直流供電要么 為 ON，要么 為 OFF。 所以 只要帶寬足夠，任何模擬值都可以使用PWM 方式 進(jìn)行編碼。 其中第一種驅(qū)動(dòng)方式 是使半導(dǎo)體功率器件工作在線性區(qū) 內(nèi) 。 大部分的直流電機(jī)都是采用第二種驅(qū)動(dòng)方式 ，通過 PWM 來控制電樞電壓，實(shí)現(xiàn)速度調(diào)節(jié)。 在圖 中直流電機(jī)兩端的電壓 Us，等 t1秒后，柵極的電壓變成低電平，即 MOSFET 截止，電動(dòng)機(jī)兩端的電樞電壓為零， t2 秒過后，柵極端電壓變成高電壓，至此 MOSFET 重復(fù)前面的過程。 由此可見當(dāng) SU 不變時(shí)， 0U 的大小取決于 a 的大小，因 而只要改變 a 的大小即可改變端電壓的平均值達(dá)到我們所要的調(diào)速的目的，這種原理就是 PWM 的調(diào)速原理。 Di O Us t2 t1 T t UiO Ui Vi UoO Us 直流電動(dòng)機(jī) t O Uo 圖 PWM 控制電路圖 圖 輸入輸出電壓圖 8 圖 三環(huán)控制的原理圖 圖 中位置環(huán)是系統(tǒng)主控制環(huán)，它實(shí)現(xiàn)對位置的控制；速度環(huán)具有抑制電機(jī)速度波動(dòng)的作用，它增強(qiáng)了系統(tǒng)的抗擾動(dòng)的能力；再者就是電流環(huán)，它能夠及時(shí)的限制電機(jī)的最大電流，能達(dá)到保護(hù)電機(jī)的作用。 第三章 算法的設(shè)計(jì) 前饋算法設(shè)計(jì) 引入前饋算法是因?yàn)榍梆佀惴軌蛴行У奶岣呦到y(tǒng)對輸入信號的響應(yīng)速度，也能夠消除部分因積分而滯后的影響，使系統(tǒng)能迅速的消除偏差，并提高系統(tǒng)的帶寬。 () 在 式 Tz + + + 位置調(diào)節(jié)器 速度調(diào)節(jié)器 電流調(diào)節(jié)器 1/1dRTs? Cr 1SJ 1s 9 根據(jù)前饋控制原理： 一次偏差： ()rk? = ()rk ? ( 1)rk? 。 () 其中 : 1K ? 1/ ( )ecK K T? 。 反饋算法設(shè)計(jì) 反饋控制采用的是模糊 PI 算法，在大范圍內(nèi)使用模糊控制原理，來提高系統(tǒng)的動(dòng)態(tài)響應(yīng)的速度；而在小范圍中采用 PI 控制原理，以提高系統(tǒng)的控制精度，通告調(diào)節(jié)各項(xiàng)參數(shù)，來使系統(tǒng)達(dá)到控制精度高，響應(yīng)速度快。 I(積分環(huán)節(jié) )：積分環(huán)節(jié)主要是用于消除靜差，來提高系統(tǒng)的性能。 () 在 式 中： pK 比例系數(shù) ； 1T積分時(shí)間常數(shù) 。 () 在 ： T是采樣的周期； K為采樣序號 。 其中 模糊控制器 是 由模糊化過程， 知識(shí)庫 ，模糊推理以及 清晰化計(jì)算 四 部分組成，它是一種反映人類智慧思維 卻不需要 知道被控對象 的 精確數(shù)學(xué)模型的智能控制。 模糊算法中采用雙輸入，單輸出的方式。 本設(shè)計(jì)中去位移誤差 E 跟 位移誤差變化率 Ec 作為模糊控制系統(tǒng)的輸入量。根據(jù)不同的誤差范圍對 Ke， Kec， Kw 進(jìn)行調(diào)整。 以下為具體的實(shí)現(xiàn)步驟： (1)：對輸入和輸出值進(jìn)行分配 第一個(gè)輸入： 位置誤差 E 設(shè)定量化論域 E={10, ? ? ,10}，模糊語言子集 E 為 {NB(負(fù)大 )、 NM(負(fù)中 )、 NS(負(fù)小 )、ZE(零 )、 PS(正小 )、 PM(正中 )、 PB(正大 )}。 輸出： PWM 波控制信號 設(shè)定量化論域 U={10, ? ? ,10}，模糊語言子集也為 {NB(負(fù)大 )、 NM(負(fù)中 )、 NS(負(fù)小 )、ZE(零 )、 PS(正小 )、 PM(正中 )、 PB(正大 )}。 12 第四章 系統(tǒng)硬件 結(jié)構(gòu)概況 因?yàn)楸驹O(shè)計(jì)對硬件電路設(shè)計(jì)要求 比較低 ，主要做軟件功能實(shí)現(xiàn)及時(shí)序仿真，所以在此附上 少量的硬件電路設(shè)計(jì)模塊來加強(qiáng)對系統(tǒng)的了解。 圖 為 整個(gè)硬件系統(tǒng)的結(jié)構(gòu)圖 。 FPGA 指令信號 指令信號 數(shù)據(jù)采集 器 AD1674 AD1674 ADC0809 系統(tǒng)控制器 隔離電路 驅(qū)動(dòng)電路 執(zhí)行機(jī)構(gòu) 被控對象 位置檢測傳感器 電流檢測傳感器 圖 整個(gè)硬件系統(tǒng)的結(jié)構(gòu)圖 13 此中采用單極受限式的 PWM 波控制兩組 NMOS 跟 PMOS 互補(bǔ)電路來驅(qū)動(dòng)直流電機(jī) 并分別驅(qū)動(dòng)電機(jī)的正和反轉(zhuǎn)。而且 只有當(dāng)電機(jī)換向時(shí)才會(huì)有兩組 MOSFET 同時(shí) 導(dǎo)通的問題，這個(gè)問題就是 PWM 波的死區(qū)問題，所以來適當(dāng)?shù)恼{(diào)節(jié)死區(qū)，從而來避免可能因兩組 MOSFET 同時(shí)導(dǎo)通而導(dǎo)致的過流情況 。FLEX10K 是工業(yè)界中誕生的第一個(gè)嵌入式可編程邏輯器件。在其內(nèi)部有 10W 門級電路，課實(shí)現(xiàn)復(fù)雜的數(shù)據(jù)運(yùn)算跟邏輯運(yùn)算。 隔離電路 由于直流電機(jī)驅(qū)動(dòng)部分對控制那部分的電路存在干擾，可以采用光電隔離式電路來對系統(tǒng)電路進(jìn)行隔離，以此來提高系統(tǒng)的穩(wěn)定性。 圖 PWM1， PWM2， PWM3， PWM4 是 FPGA 生成的 PWM 信號經(jīng)過電平變換之后的輸入信號 。光耦隔離后的信號經(jīng)過調(diào)理電路后，作為驅(qū)動(dòng)電路 MOSFET的柵極驅(qū)動(dòng)電壓。 VHDL 語言的特點(diǎn)： (1)VHDL 語言功能強(qiáng)大，設(shè)計(jì)方式多樣 它 具有 很 強(qiáng)大的語言結(jié)構(gòu)，只需用簡單的 VHDL 語言程序就可以描述 很 復(fù)雜的硬件電路 功能 。 VHDL 語言能夠同時(shí)支持同步、異步和隨機(jī)電路的設(shè)計(jì) 與 實(shí)現(xiàn)，這是其他硬件描述語言所 無法 比擬的。 (2)VHDL 語言含有強(qiáng)大的硬件描述功能 它 具有多層次電路設(shè)計(jì) 及 描述功能，既可描述系統(tǒng)級電路， 同時(shí) 也可以描述門級電路。 它 的強(qiáng)大描述能力還體現(xiàn)在 其 具有豐富的數(shù)據(jù)類型 ，它不僅 支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型， 還 支持用戶 自 定義的數(shù)據(jù)類型，這樣會(huì)給硬件 的 描述帶來 很 大的自由 性 。 (4) VHDL 語言的設(shè)計(jì)描述與器件無關(guān) 采用 它 描述硬件電路時(shí)，設(shè)計(jì)人員不需要先選擇進(jìn)行設(shè)計(jì)的器件 ,這樣做可以使設(shè)計(jì)人員集中精力進(jìn)行電路 設(shè)計(jì)的優(yōu)化 ， 不需要考慮 別 的問題 ， 當(dāng)硬件電路的設(shè)計(jì)描述完成 之后， 它 允許采用多種不同的器件來實(shí)現(xiàn)。一個(gè)大規(guī)模硬件電路的設(shè)計(jì) ， 不可能從 一個(gè)個(gè) 門級電路開始進(jìn)行設(shè)計(jì)，而是一些 不同 模塊的累加。 由于 它 是一 個(gè) 描述、優(yōu)化、綜合、模擬 及 布線的標(biāo)準(zhǔn) 的 硬件描述語言，因此它可以使設(shè)計(jì)者的 設(shè)計(jì) 成果在 不同的 設(shè)計(jì)人員之間方便 的 進(jìn)行共享， 以此減小硬件電路設(shè)計(jì)的工作量。它 可以完成設(shè)計(jì)輸入到硬件配置的完整的 PLD設(shè)計(jì)流程。 它可以在多個(gè)系統(tǒng)上使用例如 XP 和 LINUXL， 除了可以使用 TCL 腳本完成設(shè)計(jì)流程以外，它還提供給用戶完善的用戶圖形界面設(shè)計(jì)模式。 Altera 的 Quartus II 是屬于第四代 PLD 開發(fā)平臺(tái)的可編程邏輯軟件。 Quartus 與 Synopsys、 Cadence、 Synplicity 等 EDA 的開發(fā)工具相兼容。 17 軟件框圖組成 圖 系統(tǒng)的軟件框圖 否 否 否 是 是 否 是 否 是 是 開始 控制 ADC0809進(jìn)行轉(zhuǎn)換 控制 AD1674進(jìn)行轉(zhuǎn)換 進(jìn)行數(shù)字濾波 電機(jī)是否過流 誤差是否 1V 是否溢出 PI 控制 模糊控制 計(jì)算前饋量與反饋量之和 是否溢出 對溢出數(shù)據(jù)歸類 判斷電機(jī)正、反轉(zhuǎn)，產(chǎn)生 PWM波控制信號 輸出 返回 對溢出數(shù)據(jù)進(jìn)行歸類 反饋誤差及計(jì)算 指令 控制 AD1674進(jìn)行轉(zhuǎn)換 計(jì)算機(jī)指令 二 次差值 計(jì)算機(jī)前饋控制量 計(jì)算機(jī)指令一次差值 是否溢出 誤差濾波 生成 PWM 波屏蔽 信號 生成 PWM 波使能信號 對溢出數(shù)據(jù)進(jìn)行歸類 18 圖 Quartus II軟件繪制出整體軟件原理圖。 VHDL 是一種采取自上而下設(shè)計(jì)方法的語言，我們利用其優(yōu)秀的 EDA平臺(tái)的通用性及優(yōu)秀的可移植性和具有硬件結(jié)構(gòu)無關(guān)性等等的特點(diǎn)，來實(shí)現(xiàn)系統(tǒng)的軟件模塊設(shè)計(jì)。 圖 為 軟件設(shè)