【正文】 : F9。 … （數(shù)據(jù)略去） 3D : FC。 3F : FF。 宏模塊應(yīng)用實例 X康芯科技 定制初始化數(shù)據(jù)文件 1．建立 .mif格式文件 【 例 72】 include include main() {int i。 for(i=0。i++) { s = sin(atan(1)*8*i/1024)。\n,i,(int)((s+1)*1023/2))。 USE 。 USE 。 inclock : IN STD_LOGIC 。 END data_rom。 COMPONENT altsyncram 例化 altsyncram元件，調(diào)用了 LPM模塊altsyncram GENERIC ( 參數(shù)傳遞語句 intended_device_family : STRING。 widthad_a : NATURAL。 operation_mode : STRING。 address_aclr_a : STRING。 width_byteena_a : NATURAL。 lpm_hint : STRING。 PORT ( clock0 : IN STD_LOGIC 。 q_a : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) )。 BEGIN q = sub_wire0(7 DOWNTO 0)。 END SYN。 正弦信號發(fā)生器源文件 USE 。 ENTITY SINGT IS PORT ( CLK : IN STD_LOGIC。8位波形數(shù)據(jù)輸出 END。6位地址信號 inclock : IN STD_LOGIC 。 END COMPONENT。 設(shè)定內(nèi)部節(jié)點(diǎn)作為地址計數(shù)器 BEGIN PROCESS(CLK ) LPM_ROM地址發(fā)生器進(jìn)程 BEGIN IF CLK39。139。 Q1作為地址發(fā)生器計數(shù)器 END IF。 u1 : data_rom PORT MAP(address=Q1, q = DOUT,inclock=CLK)。 宏模塊應(yīng)用實例 X康芯科技 定制初始化數(shù)據(jù)文件 完成頂層設(shè)計 圖 711 仿真波形輸出 宏模塊應(yīng)用實例 X康芯科技 定制初始化數(shù)據(jù)文件 完成頂層設(shè)計 圖 712 嵌入式邏輯分析儀獲得的波形 在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應(yīng)用 X康芯科技 圖 713 InSystem Memory Content Editor編輯窗 在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應(yīng)用 X康芯科技 圖 714 與實驗系統(tǒng)上的 FPGA通信正常情況下的編輯窗界面 在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應(yīng)用 X康芯科技 圖 715 從 FPGA中的 ROM讀取波形數(shù)據(jù) 在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應(yīng)用 X康芯科技 圖 716 編輯波形數(shù)據(jù) 在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應(yīng)用 X康芯科技 圖 716下載編輯數(shù)據(jù)后的 SignalTap II采樣波形 編輯 SignalTapII的觸發(fā)信號 X康芯科技 圖 717 選擇高級觸發(fā)條件 編輯 SignalTapII的觸發(fā)信號 X康芯科技 圖 718 進(jìn)入 “ 觸發(fā)條件函數(shù)編輯 ” 窗口 編輯 SignalTapII的觸發(fā)信號 X康芯科技 圖 719 編輯觸發(fā)函數(shù) 其它存儲器模塊的定制與應(yīng)用 X康芯科技 圖 720 編輯定制 RAM RAM定制 其它存儲器模塊的定制與應(yīng)用 X康芯科技 圖 721 LPM_RAM的仿真波形 RAM定制 其它存儲器模塊的定制與應(yīng)用 X康芯科技 圖 722 FIFO編輯窗 FIFO定制 其它存儲器模塊的定制與應(yīng)用 X康芯科技 圖 723 FIFO的仿真波形 FIFO定制 X康芯科技 （ 1）用 VHDL設(shè)計 16位加法器。 USE 。 ENTITY ADDER16B IS PORT ( CIN : IN STD_LOGIC。 S : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)。 END ADDER16B。 SIGNAL AA,BB : STD_LOGIC_VECTOR(16 DOWNTO 0)。039。A。039。 B。 S = SINT(15 DOWNTO 0)。 END behav。 X康芯科技 圖 725 將 LPM乘法器設(shè)置為流水線工作方式 （ 2）頂層原理圖文件設(shè)計。 X康芯科技 圖 727 muladd工程仿真波形 （ 3）仿真。 LPM嵌入式鎖相環(huán)調(diào)用 X康芯科技 圖 729 選擇參考時鐘為 20MHz 建立嵌入式鎖相環(huán)元件 LPM嵌入式鎖相環(huán)調(diào)用 X康芯科技 圖 730 選擇控制信號 建立嵌入式鎖相環(huán)元件 LPM嵌入式鎖相環(huán)調(diào)用 X康芯科技 圖 731 選擇 e0的輸出頻率為 210MHz 建立嵌入式鎖相環(huán)元件 LPM嵌入式鎖相環(huán)調(diào)用 X康芯科技 圖 732 PLL元件的仿真波形 測試鎖相環(huán) X康芯科技 測試鎖相環(huán) 單頻率輸出的應(yīng)用 PLL的示例： … 。 此時鐘進(jìn)入鎖相環(huán) FWORD : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 ARCHITECTURE one OF DDS_VHDL IS COMPONENT PLLU 調(diào)入 PLL聲明 PORT ( inclk0 : IN STD_LOGIC := 39。 c0 : OUT STD_LOGIC )。 COMPONENT REG32B … 。 u6 : SIN_ROM PORT MAP( address=D32B(31 DOWNTO 22), q=POUT, inclock=CLK )。 例化 END。 72. LPM_ROM、 LPM_RAM、 LPM_FIFO等模塊與 FPGA中嵌入的 EAB， ESB， M4K有怎樣的聯(lián)系關(guān)系 ？ 73. 參考 QuartusII的 Help（ Contents），詳細(xì)說明 LPM元件 altcam、altsyncram、 lpm_fifo、 lpm_shiftreg的使用方法，以及其中各參量的含義和設(shè)置方法。 編譯驗證 ， 使之功能與原設(shè)計相同 。 （ 2） 實驗原理： 參考本章相關(guān)內(nèi)容 。 最后在實驗系統(tǒng)上實測 ， 包括 SignalTap II測試 、 FPGA中 ROM的在系統(tǒng)數(shù)據(jù)讀寫測試和利用示波器測試 。 （ 4） 實驗內(nèi)容 2： 按照