【正文】 201001010010103011011000110041001001010010510110100101006110001100011071111101＋20010－2編譯碼器硬件設(shè)計(jì)本次設(shè)計(jì)的主要內(nèi)容是設(shè)計(jì)3B4B編/譯碼器，硬件主要由外圍集成電路和PIC單片機(jī)兩部分組成。內(nèi)部單片機(jī)設(shè)計(jì)則需要掌握其接口電路和程序的編寫(xiě)，這章先介紹它的接口電路。國(guó)內(nèi)設(shè)備一般采用這種方法。首先將設(shè)計(jì)好的碼表存入編碼邏輯(PROM)內(nèi)，待變換的信號(hào)碼輸入串并變換器后，在信號(hào)碼時(shí)鐘Cp1的作用下，數(shù)字信號(hào)在串并變換內(nèi)移位，變?yōu)?比特一組的碼，b1,b2,b3,并行輸出作為編碼邏輯(PROM)的地址碼，從而完成將原始碼流每3比特分成一組的分組過(guò)程。它的功能是跟據(jù)碼表里的邏輯關(guān)系把信號(hào)碼組變換成線(xiàn)路碼組。 信號(hào)碼時(shí)鐘串并變換信號(hào)輸入3B碼流b 1CP1b 2b 1單片機(jī)編碼邏輯B 4B 3B 2B 1并串變換信號(hào)輸出4B碼流CP2線(xiàn)路碼時(shí)鐘圖 3B4B碼編碼器框圖 3B4B譯碼器原理及框圖，譯碼過(guò)程和編碼過(guò)程相反，譯碼器與編碼器基本相同。并串變換信號(hào)輸出3B碼流B 1CP1B 2B 1單片機(jī)譯碼邏輯b 4b 3b 2b 1串并變換信號(hào)輸入4B碼流CP2信號(hào)碼時(shí)鐘線(xiàn)路碼時(shí)鐘圖 3B4B碼譯碼器框圖 振蕩分頻電路 主振蕩器本次畢業(yè)設(shè)計(jì)的主要目的是設(shè)計(jì)出能夠長(zhǎng)時(shí)間穩(wěn)定工作的編譯碼器，而主振蕩器的作用則是為串并輸入和并串輸出提供了最基本的時(shí)鐘。 因此為了減少誤碼，提高系統(tǒng)長(zhǎng)時(shí)間工作的穩(wěn)定性，我們選用頻率穩(wěn)定度極高的石英晶體振蕩器作為本次畢業(yè)設(shè)計(jì)中的主振蕩器。 ：圖 主振蕩器電路圖此晶體振蕩電路由非門(mén)7404和晶體組成。電阻R3,R4,R5,R6將兩個(gè)非門(mén)偏置在線(xiàn)性范圍內(nèi)，并由晶體提供正反饋回路。 分頻電路一 分頻思想分頻電路是此次畢業(yè)設(shè)計(jì)中的外圍電路的一部分，也是很主要的部分。由于是3B4B編譯碼器，而且設(shè)計(jì)指標(biāo)要求是：,，因此可以確定3B碼和4B碼兩個(gè)部分的頻率之比為3：4，且具體數(shù)值為：,。 考慮到系統(tǒng)的穩(wěn)定性和精確性，如果用數(shù)字電路一次性對(duì)原始脈沖進(jìn)行分頻系數(shù)為200和150的分頻，在如此大的分頻系數(shù)之下，對(duì)元件及電路的精度要求非常高，而且容易受環(huán)境變換的影響，并不利于此設(shè)計(jì)的長(zhǎng)期穩(wěn)定的運(yùn)行。這樣就可以減少誤差，并在保持結(jié)果相同的情況下，相對(duì)的降低元件和環(huán)境的要求。：圖 74161引腳圖74161是4位二進(jìn)制同步加計(jì)數(shù)器，：表 74161各引腳功能引腳符號(hào)引腳號(hào)名稱(chēng)LOAD9預(yù)置數(shù)控制端（低電平）A B C D3 4 5 6并行數(shù)據(jù)輸入端ENP7“并行計(jì)數(shù)允許”輸入端ENT10“串行計(jì)數(shù)允許”輸入端CLK2時(shí)鐘（高電平跳變有效）RCO15進(jìn)位輸出端QA QB QC QD14 13 12 11并行輸出端CLR1異步清零端GND8接地端VCC16電源輸入端，由表可知74161具有以下功能：1. 異步清零 當(dāng)CLR=0時(shí)，不管其他輸入端的狀態(tài)如何（包括時(shí)鐘CLK），計(jì)數(shù)器輸出將被直接置零，稱(chēng)為異步清零。由于這個(gè)置數(shù)操作要與CP上升沿同步，且A,B,C,D的數(shù)據(jù)同時(shí)置入計(jì)數(shù)器，所以稱(chēng)為同步并行預(yù)置。ENT=0，即兩個(gè)計(jì)數(shù)使能端中有0時(shí)，不管有無(wú)CP脈沖作用，計(jì)數(shù)器都將保持原有狀態(tài)不變（停止計(jì)數(shù)）。4. 計(jì)數(shù) 當(dāng)CLR=CLK=ENT=ENP=1時(shí)，74161處于計(jì)數(shù)狀態(tài)。即對(duì)輸入脈沖計(jì)數(shù)10次后，再由74161將脈沖輸出，此時(shí)由74161輸出的脈沖頻率即為原來(lái)的十分之一，從而達(dá)到了我們希望對(duì)輸入脈沖進(jìn)行10分頻的目的。圖 10分頻電路在分頻電路中我們采用的是反饋置數(shù)法，ABCD四個(gè)預(yù)置端均接低電平，從而使得A=B=C=D=0，此時(shí)的預(yù)置數(shù)為 0000。1001000000010010001101000101011010000111 10分頻主循環(huán)狀態(tài)圖2. 15分頻器設(shè)計(jì)由于74161是擁有四個(gè)并行數(shù)據(jù)輸入端和四個(gè)數(shù)據(jù)輸出端，是一個(gè)四位的二進(jìn)制計(jì)數(shù)器，按照上述的分頻思想，單塊的74161可以進(jìn)行0～16間的任意分頻，因此除了上述的10分頻器外，15分頻器也可由一塊74161來(lái)完成。根據(jù)輸出端的數(shù)量不同，二輸入與門(mén)也相應(yīng)的換成三輸入與門(mén)。圖 15分頻電路此15分頻器的設(shè)計(jì)仍然采用的是反饋置數(shù)法來(lái)使74161完成15分頻的工作。一旦輸出端達(dá)到狀態(tài)1110，經(jīng)過(guò)三輸入與門(mén)7411產(chǎn)生高電平經(jīng)非門(mén)7404后，低電平觸發(fā)預(yù)置數(shù)控制端LOAD，74161重新裝載初狀態(tài)0000，開(kāi)始新的一輪計(jì)數(shù)，而15分頻后的脈沖則由與門(mén)輸出，從而達(dá)到了15分頻的目的。我們必須將第一段分頻后得到的192KHz再次20分頻。圖 20分頻電路鑒于74161的最大計(jì)數(shù)值為16，因此采用兩塊74161串連，并且采用的是并行進(jìn)位的方式，即兩塊74161用的是同一個(gè)CP脈沖，但由低位塊的輸出端來(lái)控制高位塊的計(jì)數(shù)使能端的方式。采用這種方法，可將低位塊作為個(gè)位計(jì)數(shù)器，而將高位塊作為十位計(jì)數(shù)器。同時(shí)經(jīng)非門(mén)后低電平觸發(fā)個(gè)位計(jì)數(shù)器的預(yù)置數(shù)控制端，將0000重新載入個(gè)位計(jì)數(shù)器，使其重新開(kāi)始計(jì)數(shù)。此后循環(huán)進(jìn)行。低位塊計(jì)數(shù)滿(mǎn)10后，采用的是反饋置位法使其清零；高位塊計(jì)數(shù)滿(mǎn)2后（即整個(gè)計(jì)數(shù)滿(mǎn)20），采用的反饋清零法同時(shí)使兩塊74161清零。 電源電路電源電路的作用是將220V的交流電，變?yōu)榭梢怨㏄IC單片機(jī)及其外圍電路中各元器件所需要的＋5V電源。電源電路為整個(gè)系統(tǒng)提供了電力，使系統(tǒng)可以長(zhǎng)時(shí)間穩(wěn)定運(yùn)行，：圖 電源電路 編碼器設(shè)計(jì) 編碼器碼流輸入一 碼流輸入過(guò)程在本設(shè)計(jì)中，編碼器的輸入碼流是3B碼，因此我們必須針對(duì)3B碼的特點(diǎn)和設(shè)計(jì)指標(biāo)的要求設(shè)計(jì)出相應(yīng)的編碼器輸入部分的電路。而PIC單片機(jī)所處理的則是3位的并行數(shù)據(jù)，因此必須設(shè)計(jì)出一個(gè)能夠長(zhǎng)時(shí)間穩(wěn)定工作的串并變換電路。：圖 74194引腳圖74194是高速通用4位雙向移位寄存器。這里我們用其進(jìn)行串行至并行的變換。： 74194簡(jiǎn)化功能表CLRCLKS1S0功能0清零100保持上升沿01右移上升沿10左移上升沿11置數(shù)三 串并變換電路設(shè)計(jì)1. 電路設(shè)計(jì)在此次的電路設(shè)計(jì)中，采用一片74194，3個(gè)二輸入與門(mén)和一個(gè)反相器就可以構(gòu)成一個(gè)3位的串行碼/并行碼變換電路。 需要變換的原始串入數(shù)據(jù)來(lái)自于B3端口。脈沖到來(lái)時(shí)，根據(jù)預(yù)置數(shù)的內(nèi)容，將011置入QB QC QD中，而將串行輸入的第一個(gè)數(shù)據(jù)D0置入QA中。接下來(lái)的2個(gè)CP脈沖將串行輸入的第2，3個(gè)數(shù)據(jù)D1,D2移入74194，由于采用的右移工作方式，此時(shí)的 QA QB QC依次為D2 D1 D0,而置入QB的0則移到QD，使得S1S0=11，同時(shí)打開(kāi)與門(mén)將QA QB QC中的數(shù)據(jù)并行輸出。 3位串行碼/并行碼變換電路工作過(guò)程CLRS1S0功能CPDRQAQBQCQDS1 S0Q0Q1Q20清零000011000111置數(shù)1D0D00110100001右移2D1D1D0010100001右移3D2D2D1D0011D2D1D011置數(shù)1D0D001101000循環(huán)…………………………… 編碼器碼流輸出一 碼流輸出過(guò)程在本設(shè)計(jì)中，除了設(shè)計(jì)能使串行碼流變換為并行碼流的串并變換電路外，還必須設(shè)計(jì)出碼流輸出部分的電路，也就是能夠?qū)IC單片機(jī)所輸出的4位并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)的并串變換電路，由串并變換電路輸入PIC單片機(jī)的3B碼并行數(shù)據(jù)，經(jīng)單片機(jī)處理后得到相應(yīng)的4B碼，并以并行方式輸出，并串變換電路的作用就是將此4位并行碼流轉(zhuǎn)變?yōu)榇写a流，使其能夠由B3端口接收，從而完成譯碼的過(guò)程。二 并串變換電路器件選型在此次電路設(shè)計(jì)中，采用一片74194，一個(gè)上升沿觸發(fā)的D觸發(fā)器，一個(gè)三輸入與門(mén)及一個(gè)二輸入與門(mén)，就可以構(gòu)成一個(gè)符合設(shè)計(jì)要求的并串轉(zhuǎn)換電路。三 并串變換電路設(shè)計(jì)1. 電路設(shè)計(jì) 由于高速通用4位雙向移位寄存器74194既可以用于串并變換，也可以用于并串變換，因此在此部分的電路設(shè)計(jì)中仍然選用74194作為4位并串變換電路的核心器件。74194的ABCD用于并行數(shù)據(jù)輸入，而這個(gè)D觸發(fā)器的輸出端將被連接到74194的右移輸入端SR上，通過(guò)串入不同碼字來(lái)控制S1S0的狀態(tài)，從而達(dá)到在置數(shù)，右移不同狀態(tài)間切換的目的，使其能長(zhǎng)時(shí)間循環(huán)工作。特別需要注意的是工作過(guò)程中的各元件的次序，簡(jiǎn)述如下（記觸發(fā)器為D，三輸入與門(mén)的輸出端為X，二輸入與門(mén)的輸出端為Y）。QBCP，即在清零過(guò)程結(jié)束后有Y=QAQ’；Y端直接與D端和S1相接，故有D=S1=Y且由于S0一直保持高電平即S1=1，所以74194的工作方式由Y端來(lái)控制；右移串行輸入端SR則與Q’端相接，故有SR=Q’。綜上所述，此設(shè)計(jì)中最重要的兩個(gè)控制端口Q’和Y實(shí)際是互為因果的關(guān)系，他們之間相互影響相互作用，使整個(gè)系統(tǒng)循環(huán)運(yùn)行。此時(shí)QA＝QB＝QC＝QD＝0，由QAQB=0故Y=0，使得S1S0＝01，74194工作于右移串入狀態(tài)；而由于D也同時(shí)被清零使得Q＝0，Q’=1，故SR=1，在下一CP脈沖來(lái)到時(shí)SR被置數(shù)使QA＝1。階段二：并串轉(zhuǎn)換 在清零預(yù)置過(guò)程結(jié)束以后S1S0=11使得74194進(jìn)入置數(shù)工作狀態(tài)。表 4位并行碼/串行碼變換電路工作過(guò)程CLRS1S0功 能CPQAQBQC