【正文】 S ，它一般用 ROM 構(gòu)成。1．目前的CPU包括 運算器 ， 控制器 和CACHE（一級）。3．CPU從主存取出一條指令并執(zhí)行該指令的時間叫 指令周期 ，它常用若干個 機(jī)器周期 來表示，而后者又包含若干個 時鐘周期 。9．任何指令的第一個周期一定是 取址周期 。11．微程序設(shè)計技術(shù)是利用 軟件 方法設(shè)計 控制單元 的一門技術(shù)。顯然， 相容的微命令 不能放在一起譯碼。 控制器的功能 ：控制程序的執(zhí)行， 1．取指令 2．分析指令 3．執(zhí)行指令4． 控制程序和數(shù)據(jù)的輸入與結(jié)果輸出5．對異常情況和某些請求的處理。有兩種途徑來形成指令地址，其一是順序執(zhí)行的情況，通過程序計數(shù)器加“1”形成下一條指令地址（如存儲器按字節(jié)編址，而指令長度為4個字節(jié)，則加“4”）。．指令寄存器（IR）存放當(dāng)前正在執(zhí)行的指令。脈沖源及啟停線路、時序控制信號形成部件。組成微指令的微操作又稱微命令，即微操作的控制信號。 微周期：執(zhí)行一條微指令所需的時間。1） 程序計數(shù)器PC2） 指令寄存器IR3） 算術(shù)邏輯運算部件ALU4） 存儲器數(shù)據(jù)寄存器MDR5） 存儲器地址寄存器MAR解：1）程序計數(shù)器PC：存放指令地址2）指令寄存器IR：存放當(dāng)前指令3）算術(shù)邏輯運算部件ALU：進(jìn)行算邏運算4）存儲器數(shù)據(jù)寄存器MDR：存放寫入到內(nèi)存或從內(nèi)存讀出的數(shù)據(jù)或指令5）存儲器地址寄存器MAR：存放寫入到內(nèi)存或從內(nèi)存讀出的數(shù)據(jù)或指令的地址簡述微程序控制的基本原理。T，也不需將目的操作數(shù)存放到內(nèi)存，因此這類指令的執(zhí)行不需地址寄存器參與。它一般需要兩個CPU周期, 即取指譯碼周期和執(zhí)行周期。第2個CPU周期為執(zhí)行周期， ）。T, 最大的優(yōu)點是提高了指令的執(zhí)行速度。F成所需的時間。T，機(jī)器的速度就最快。 CPU每取出并執(zhí)行一條指令，都要完成一系列的操作，這一系列操作所需的時間通常叫做一個指令周期。 機(jī)器周期：（CPU周期）完成一個基本操作所需要的時間稱為機(jī)器周期。機(jī)器周期是指cpu主頻的倒數(shù)216。在一個時鐘周期內(nèi)，CPU僅完成一個最基本的動作 。 時鐘周期是最小單位，機(jī)器周期需要1個或多個時鐘周期，指令周期需要1個或多個機(jī)器周期216。216。它一般需要兩個CPU周期, 即取指譯碼周期和執(zhí)行周期）、直接訪內(nèi)指令（這類指令是直接訪問內(nèi)存, 即直接從內(nèi)存中取操作數(shù)。216。 一般計算機(jī)指令系統(tǒng)是固定的，所以實現(xiàn)指令系統(tǒng)的微程序也是固定的，于是控制存儲器可以用只讀存儲器實現(xiàn)。216。P186圖216。）字段間接編譯法、常數(shù)源字段E.216。水平型微指令是直接控制法編碼的，屬于水平行微指令。直接控制法、字段編譯法（直接、間接）用在同一條水平型微指令中。其特點是不強(qiáng)調(diào)實現(xiàn)微指令的并行控制功能，通常一條微指令只要求能控制一二種操作。216。（2）水平型微指令執(zhí)行一條指令時間短，垂直型微指令執(zhí)行時間長。（4）用戶難以掌握水平型微指令，垂直型微指令比較容易掌握。 控制器控制信號的產(chǎn)生是采用邏輯電路，也稱組合邏輯電路控制方式。 組合邏輯控制器也稱硬布線控制器。一旦控制部件構(gòu)成后，除非重新設(shè)計和物理上對它重新布線，否則要想增加新的控制功能是不可能的。 硬布線控制與微程序控制之間最顯著的差距在于：硬布線控制是通過組合邏輯電路產(chǎn)生操作命令的；硬布線邏輯電路不規(guī)整，走線復(fù)雜而凌亂，一旦設(shè)計好，一般是無法修改，添加和修改指令幾乎是不可能的。微程序放在ROM之中，線路較為規(guī)整，指令的修改和添加只要更換ROM芯片即可，便于指令的擴(kuò)充。而硬布線邏輯的速度主要取決于電路的延遲，在超高速機(jī)器，對影響速度的關(guān)鍵部分，一般采用硬布線邏輯。216。 產(chǎn)生后繼微指令地址的方法：以增量方式產(chǎn)生后繼微地址、增量與下址字段結(jié)合產(chǎn)生后繼微地址 、多路轉(zhuǎn)移方式、微中斷方式。 答：正確。 答：正確。 答：錯誤。 答：正確。 答：正確。 答：錯誤。 答：錯誤。8．Cache和虛擬存儲器的存儲管理策略都利用了程序的局部性原理。 9．多級存儲體系由Cache、主存和輔存構(gòu)成。10．在虛擬存儲器中，當(dāng)程序正在執(zhí)行時，由編譯器完成地址映射。選擇：計算機(jī)系統(tǒng)采用層次化存儲結(jié)構(gòu)是為了（D ）A）便于保存大量數(shù)據(jù) B) 減小主機(jī)箱體積C）便于讀寫操作 D）解決容量、速度、價格之間的矛盾 為解決CPU與主存的速度匹配，可采用（B ）A）輔存 B) Cache C）控存 D）閃存Cache與主存之間的信息交換是通過（ B）A）軟件實現(xiàn)的 D）用戶調(diào)度實現(xiàn)的虛擬存儲是為了解決（ A）A）主存容量不足采用的技術(shù) D）Cache容量不足采用的技術(shù)，錯誤的是( D) ,可分為( D),只讀存儲器,順序存取存儲器和直接存取存儲器8．二級存儲體系是由如下存儲器有機(jī)地組成一個整體( C)。 B 外存儲器C 遠(yuǎn)程通信設(shè)備 C）攝像機(jī) B) 由線條組成 D）由方格組成132位真彩色顯示器可顯示的顏色種數(shù)為（ ）A）32種 B) 4K種 D）4G種1根據(jù)傳送信息的種類不同，系統(tǒng)總線可分為（　）A 地址總線、數(shù)據(jù)總線、控制總線　　B 單總線、多總線C 內(nèi)部總線、外部總線　 D PCI、ISA、EISA、VESA2．下列存儲器中，速度最慢的是 C 。A．光盤存儲器 B．CPU的寄存器 C．軟盤存儲器 D．硬盤存儲器5．在主存和CPU之間增加Cache的目的是 C 。A．便于讀寫數(shù)據(jù) B．減小機(jī)箱的體積C．便于系統(tǒng)升級 D．解決存儲容量、價格與存取速度間的矛盾7．相聯(lián)存儲器是按 C 進(jìn)行尋址的存儲器。A．23 B．25 C．50 D．20。A．主存—輔存 B．快存—主存 C．快存—輔存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一快的位置上，則這種方法稱為 A 。Cache介于CPU之間，其速度比主存　快　　 、容量比主存　小　　　。常見的主存到Cache的地址映像方式有： 、 組相聯(lián)映像 硬盤的存儲容量常用GB表示，1GB=　　　2^10　　　　MB。打印機(jī)按印字原理可分為（擊打式 ）和（非擊打式）兩大類。 串行 行式 在主存到Cache的直接映像方式中，一個主存塊可以映像到Cache中的唯一一個個指定塊，這種方法的特點是地址變換速度　快　　，但容易產(chǎn)生塊沖突.1．對存儲器的要求是 、 、 ，為解決這三者的矛盾，計算機(jī)、采用 體系結(jié)構(gòu)。2．CPU能直接訪問 和 ，但不能訪問 和 。3．Cache的映射方式有 、 和 三種。答：直接映象、全相聯(lián)映象、組相聯(lián)映象，組相聯(lián)映象。前者的速度比后者快， 不如后者高。 答：依次為SRAM、DRAM、隨機(jī)讀寫、集成度、不能。答：瞬時啟動、存儲器、固態(tài)盤。答：內(nèi)容，行地址表，段表、頁表和快表。答：主輔存，主存，虛擬地址。答：臺號、柱面號（磁道號）、盤面號（磁頭號）、扇區(qū)號。答：固定盤片、活動磁頭和密封結(jié)構(gòu)。答：驅(qū)動器、控制器、盤片。 主存――輔存結(jié)構(gòu)與Ｃａｃｈｅ――主存結(jié)構(gòu)有什么區(qū)別。根據(jù)頁表可知虛頁號 4位，實頁號2位，所以虛擬地址為10位，物理地址為8位。（2）虛頁號為0001，查表得物理頁號11，故物理地址為11 001110。在調(diào)出時，如果該頁內(nèi)容修改過，則應(yīng)先將該頁內(nèi)容寫回輔存。8644頁號012物理塊號238A邏輯地址物理地址解：第一步:已知頁面大小為4KB，可算出頁內(nèi)地址為12位（212＝4096）第二步:把邏輯地址8644轉(zhuǎn)換成二進(jìn)制地址10000111000100，其中高2位為頁面號。第四步:把100000011100100轉(zhuǎn)換成十進(jìn)制數(shù)為33220。已知在一段給定的時間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存，求：（1）Cache的命中率是多少？（2）CPU訪問內(nèi)存的平均訪問時間是多少？解：⑴ 命中率H＝（4500－340）/ 4500＝。 存儲器的分類—按在計算機(jī)中的作用分：主存儲器：和CPU直接交換信息。（包括隨機(jī)存儲器（RAM）、只讀存儲器（ROM））輔助存儲器：主存的后援存儲器。（磁盤、磁帶、光盤）緩沖存儲器：用于兩個速度不同的部件之間，起到緩沖的作用。? 存儲系統(tǒng)的層次結(jié)構(gòu)：衡量存儲器有三個指標(biāo):容量,速度和價格/位。設(shè)立cache的理論依據(jù):程序訪問的局部性。它先將主存MM中的一部分內(nèi)容復(fù)制到CACHE中，CPU在讀寫數(shù)據(jù)時，先訪問CACHE。 不命中(miss) ：cpu發(fā)出訪存請求時，訪問內(nèi)容不在cache中.? Cache/主存存儲空間的基本結(jié)構(gòu):設(shè)主存有2^n個單元，按字節(jié)編址，地址碼為n位，將主存分M塊，每塊有B個字節(jié)；設(shè)n=m+b, 主存塊數(shù)M=2^m, B=2^b Cache 地址碼為（c+b)位，塊數(shù)＝2^c,塊內(nèi)字節(jié)數(shù)與主存相同。這種情況稱為訪問cache命中(Hit), ②當(dāng)比較結(jié)果不相等時，說明需要的數(shù)據(jù)尚未調(diào)入cache，訪問主存，(Miss)。 通常用“命中率”來測量cache的效率。? 命中率Hc =命中次數(shù)/總訪問次數(shù) 失效率 =1－Hc 具有Cache的存儲器的平均存取時間:設(shè)在Cache—主存中，cache是M1，主存是M2,在執(zhí)行一段程序時，M1完成存取的次數(shù)為N1， M2完成存取的次數(shù)為N2，M1的存取周期是T1，M2的存取周期是T2,則M1的技術(shù)指標(biāo)：M1的命中率：H=N1/(N1+N2) CPU訪存平均存取時間=HT1+(1H)（T1+T2)=T1+(1H)T2? 某計算機(jī)系統(tǒng)的內(nèi)存由Cache和主存構(gòu)成，Cache的存取周期TA1為45ns，主存的存取周期TA2為200ns。⑵ CPU訪存平均時間TA ＝45＋(1－)(200+45)＝61ns216。在信息按照這種映像關(guān)系裝入cache后，執(zhí)行程序時，應(yīng)將主存地址變換成cache地址，這個變換過程叫做地址變換。二者地址之間具有某種邏輯關(guān)系（1）直接映像 :在直接映像方式中，主存和cache中字塊的對應(yīng)關(guān)系采用直接映像函數(shù)： j=i mod 2^c .其中，j是cache的字塊號，i是主存的字塊號。產(chǎn)生沖突時，原塊直接被替換，無需替換算法。更新數(shù)據(jù)，原塊將無條件地被替換。 特點：主存中的每一個塊只能被放置到Cache中唯一的一個指定位置優(yōu)點：實現(xiàn)簡單，速度快，只需利用主存地址的某些位直接判斷，就可確定所需字塊是否在緩存中。（2）全相聯(lián)映像全相聯(lián)映像方式是最靈活但成本最高的一種方式。優(yōu)點：靈活，塊沖突率低，cache利用率高。 按這種映像方式，組間為直接映像，而組內(nèi)的各字塊為全相聯(lián)映像方式。 替換算法：當(dāng)新的主存字塊需要調(diào)入cache存儲器而它的可用位置又已被占滿時，就產(chǎn)生替換算法問題。 介紹兩種替換算法：先進(jìn)先出（FIFO）算法和近期最少使用（LRU）算法。采用這種算法，有可能產(chǎn)生較大的失效率。216。 設(shè)cache容量為2K字，每塊為16字，求：1）該cache可容納多少個塊？2）如果主存容量為256K字，則有多少個塊？3）主存的地址有多少位？ Cache地址有多少位？4）直接映像方式下，主存地址分為哪幾部分？每部分有多少位？主存中第j塊映像到Cache中的哪一塊？解：1）cache可容納多少個塊：2K/16=128塊2） 主存有多少個塊：256K/16=16*1024=16384塊3） 主存的地址有多少位log2256K=18位Cache地址有多少位：log22K=11位主存有256K/2K=128個區(qū)4） 主存的地址分為：區(qū)號、塊號、塊內(nèi)地址塊號位數(shù)log2128=7位，區(qū)號位數(shù)1811=7位主存中第j塊映像到Cache中的j mod 128(塊的數(shù)目）l 虛擬存儲器：段式虛擬存儲器：虛存地址變換:CPU根據(jù)虛地址訪存時, 先將段號與段表的起始地址相拼接, 形成訪問段表對應(yīng)行的地址, 再根據(jù)段表內(nèi)裝入位判斷該段是否已調(diào)入主存?！?虛擬地址由段號和段內(nèi)地址組成。每個地址由兩部分組成:頁號和頁內(nèi)地址。因此, 虛實地址的轉(zhuǎn)換主要是虛頁號向?qū)嶍撎柕霓D(zhuǎn)換，這個轉(zhuǎn)換關(guān)系