arm流水線-在線瀏覽
2024-09-15 01:42本頁面
【正文】 級，這種停頓通常要損失十幾個時鐘周期。亂序執(zhí)行的原理是在兩條相關(guān)指令中插 入不相關(guān)的指令，使整條流水線順暢。當然，流水線的阻塞現(xiàn)象還是不能完全避免的， 尤其是當相關(guān)指令非常多的時候。在上面的例子中，如果第一條指令是一個條件轉(zhuǎn)移指令，那么系統(tǒng)就會不清楚下面應(yīng)該執(zhí) 行那一條指令？這時就必須等第一條指令的判斷結(jié)果出來才能執(zhí)行第二條指令。所以，現(xiàn)在采用分支預測技 術(shù)來處理轉(zhuǎn)移問題。比如一個循環(huán)的末尾是一個分支，除了最后 一次我們需要跳出循環(huán)外，其他的時候我們總是選擇繼續(xù)循環(huán)這條分支。 現(xiàn)在的分支預測技術(shù)能夠達到90%以上的正確率，但是，一旦預測錯誤，CPU仍然不得不清理整條流水線并回到分支點。所以，進一 步提高分支預測的準確率也是正在研究的一個課題。引 言ARM7處理器核使用了典型三級流水線的馮通 過增加流水線級數(shù)簡化了流水線各級的邏輯，進一步提高了處理器的性能。 ARM7的三級流水線在執(zhí)行單元完成了大量的工作，包括與操作數(shù)相關(guān)的寄存器和存儲器讀寫操作、ALU操作以及相關(guān)器件之間的數(shù)據(jù)傳輸。ARM9采用了更為高效的五級流水線設(shè)計，增加了2個功能部件分別訪問存儲器并寫回結(jié)果，且將讀寄存器的操 作轉(zhuǎn)移到譯碼部件上，使流水線各部件在功能上更平衡；同時其哈佛架構(gòu)避免了數(shù)據(jù)訪問和取指的總線沖突。 然而不論是三級流水線還是五級流水線，當出現(xiàn)多周期指令、跳轉(zhuǎn)分支指令和中斷發(fā)生的時候，流水線都會發(fā)生阻塞，而且相鄰指令之間也可能因為寄存器沖突導致 流水線阻塞，降低流水線的效率。 ARM7系列處理器中每條指令分取指、譯碼、執(zhí)行三個階段，分別在不同的功能部件上依次獨立完成。流水線上雖然一條指令仍需3個時鐘周期來完成，但通過多個部件并行，使得處理器的吞吐率約為每個周期一條指令，提高了流式指令的處理速度，從而可達到 O．9 MIPS／MHz的指令執(zhí)行速度。 在三級流水線下，通過R15訪問PC(程序計數(shù)器)時會出現(xiàn)取指位置和執(zhí)行位置不同的現(xiàn)象。因為每條指令4字節(jié)，故PC值等于當前程序執(zhí)行位置+8。 ARM9系列處理器的流水線分為取指、譯碼、執(zhí)行、訪存、回寫。把三級流 水線中的執(zhí)行單元進一步細化，減少了在每個時鐘周期內(nèi)必須完成的工作量，進而允許使用較高的時鐘頻率，且具有分開的指令和數(shù)據(jù)存儲器，減少了沖突的發(fā)生， 每條指令的平均周期數(shù)明顯減少。 三級流水線在處理簡單的寄存器操作指令時，吞吐率為平均每個時鐘周期一條指令；但是在存在存儲器訪問指令、跳轉(zhuǎn)指令的情況下會出現(xiàn)流水線阻斷情況，導致流 水線的性能下降。從T1開始，用3個時鐘周期執(zhí)行了3條指令，指令平均 周期數(shù)(CPI)等于1個時鐘周期。2．1 帶有存儲器訪問指令的流水線這類指令在執(zhí)行階段，首先要進行存儲
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1