幾種常用邏輯電平電路的特點(diǎn)及應(yīng)用-在線瀏覽
2024-09-14 14:15本頁面
【正文】 電流方向，因此產(chǎn)生有效的邏輯“1”和邏輯“0”狀態(tài)。這兩個標(biāo)準(zhǔn)中都著重定義了LVDS的電特性，包括： ?、?低擺幅（約為350 mV）。ANSI/TIA/EIA644建議了655 Mb/ Gb/s的無失真通道上的理論極限速率。恒流源電流驅(qū)動， mA左右，使跳變期間的尖峰干擾最小，因而產(chǎn)生的功耗非常小?！ 、?具有相對較慢的邊緣速率（dV/ V/ ns,即為1 V/ns）,同時采用差分傳輸形式，使其信號噪聲和EMI都大為減少，同時也具有較強(qiáng)的抗干擾能力?！ VDS的應(yīng)用模式可以有四種形式： ?、?單向點(diǎn)對點(diǎn)（pointtopoint），這是典型的應(yīng)用模式。可以由標(biāo)準(zhǔn)的LVDS的驅(qū)動器和接收器構(gòu)成；但更好的辦法是采用總線LVDS驅(qū)動器，即BLVDS,這是為總線兩端都接負(fù)載而設(shè)計的。當(dāng)有相同的數(shù)據(jù)要傳給多個負(fù)載時，可以采用這種應(yīng)用形式。此時多點(diǎn)總線支持多個驅(qū)動器，也可以采用BLVDS驅(qū)動器。因而發(fā)送的優(yōu)先權(quán)和總線的仲裁協(xié)議都需要依據(jù)不同的應(yīng)用場合，選用不同的軟件協(xié)議和硬件方案。 LVDS技術(shù)的應(yīng)用領(lǐng)域也日漸普遍。接口芯片供應(yīng)商正推進(jìn)LVDS作為下一代基礎(chǔ)設(shè)施的基本構(gòu)造模塊，以支持手機(jī)基站、中心局交換設(shè)備以及網(wǎng)絡(luò)主機(jī)和計算機(jī)、工作站之間的互連?！ CL電路的最大特點(diǎn)是其基本門電路工作在非飽和狀態(tài)，因此ECL又稱為非飽和性邏輯。這種電路的平均延遲時間可達(dá)幾個ns數(shù)量級甚至更少。當(dāng)電路從一種狀態(tài)過渡到另一種狀態(tài)時，對寄生電容的充放電時間將減少，這也是ECL電路具有高開關(guān)速度的重要原因。 如果省掉ECL電路中的負(fù)電源，采用正電源的系統(tǒng)(+5 V)，可將VCC接到正電源而VEE接到零點(diǎn)。如果采用+ V供電，則稱為LVPECL。它的電路如圖4所示。這樣有利于提高開關(guān)速度，而且標(biāo)準(zhǔn)的輸出負(fù)載是接50Ω至
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1