【正文】 現(xiàn)在設(shè)計各環(huán)節(jié)上的規(guī)則驅(qū)動和控制。 嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長度　　如果設(shè)計中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問題。解決這個問題有一些基本原則：如果采用CMOS或TTL電路進行設(shè)計，工作頻率小于10MHz，布線長度應(yīng)不大于7英寸。如果超過這個標(biāo)準(zhǔn)，就存在傳輸線的問題。走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線和星形(Star)分布。如果使用串聯(lián)電阻來改變信號特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動端。但這種走線方式布通率最低，不容易100%布通。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。　　星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時鐘信號的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。每條分支上都需要終端電阻。這可通過手工計算，也可通過CAD工具計算出特征阻抗值和終端匹配電阻值。第一種選擇是RC匹配終端。這種方式最適合于對時鐘線信號進行匹配處理。　　串聯(lián)電阻匹配終端不會產(chǎn)生額外的功率消耗，但會減慢信號的傳輸?！　〈?lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使用數(shù)量和連線密度。其優(yōu)點是不會拉低信號，并且可以很好的避免噪聲?！　〈送?，對于終端匹配電阻的封裝型式和安裝型式也必須考慮。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。但較長的垂直安裝會增加電阻的電感。但過熱的電阻會出現(xiàn)漂移，在最壞的情況下電阻成為開路，造成PCB走線終結(jié)匹配失效，成為潛在的失敗因素。其中非常重要的是保證PCB板有很好的接地。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可采用表面積層技術(shù)Buildup設(shè)計制做PCB來實現(xiàn)。PCB 面積的縮小對走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長度，而電磁輻射近似正比于電流回路的面積；同時小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流回路減小，提高電磁兼容特性。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。　　如果沒有電源層，那么長的電源連線會在信號和回路間形成環(huán)路，成為輻射源和易感應(yīng)電路。如果環(huán)路穿過同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。天線對外產(chǎn)生EMI輻射，同時自身也是敏感電路。結(jié)束語　　　　高速電路設(shè)計是一個非常復(fù)雜的設(shè)計過程，ZUKEN公司的高速電路布線算法(Route Editor)和EMC/EMI分析軟件(INCASES,HotStage)應(yīng)用于分析和發(fā)現(xiàn)問題。此外，在進行高速電路設(shè)計時有多個因素需要加以考慮，這些因素有時互相對立。因此在設(shè)計中，需權(quán)衡各因素，做出全面的折衷考慮；既滿足設(shè)計要求，又降低設(shè)計復(fù)雜度。 高密度(HD)電路的設(shè)計為便攜式產(chǎn)品的高密度電路設(shè)計應(yīng)該為裝配工藝著想。為了在這個市場上競爭，開發(fā)者還必須注重裝配的效率，因為這樣可以控制制造成本。當(dāng)設(shè)計要求表面貼裝、密間距和向量封裝的集成電路ＩＣ時，可能要求具有較細(xì)的線寬和較密間隔的更高密度電路板。這些公司認(rèn)識到便攜式電子產(chǎn)品對更小封裝的目前趨勢。　　高密度電子產(chǎn)品的開發(fā)者越來越受到幾個因素的挑戰(zhàn)：物理復(fù)雜元件上更密的引腳間隔、財力貼裝必須很精密、和環(huán)境許多塑料封裝吸潮，造成裝配處理期間的破裂。進一步的財政決定必須考慮產(chǎn)品將如何制造和裝配設(shè)備效率。最成功的開發(fā)計劃是那些已經(jīng)實行工藝認(rèn)證的電路板設(shè)計指引和工藝認(rèn)證的焊盤幾何形狀?？赡艿臅r候，焊盤形狀應(yīng)該以一種對使用的安裝工藝透明的方式來定義。雖然焊盤圖案是在尺寸上定義的，并且因為它是印制板電路幾何形狀的一部分，它們受到可生產(chǎn)性水平和與電鍍、腐蝕、裝配或其它條件有關(guān)的公差的限制。這個新的國際標(biāo)準(zhǔn)確認(rèn)兩個為開發(fā)焊盤形狀提供信息的基本方法：　?。?．基于工業(yè)元件規(guī)格、電路板制造和元件貼裝精度能力的準(zhǔn)確資料。　?。?．一些方程式可用來改變給定的信息，以達(dá)到一個更穩(wěn)健的焊接連接，這是用于一些特殊的情況，在這些情況中用于貼裝或安裝設(shè)備比在決定焊盤細(xì)節(jié)時所假設(shè)的精度有或多或少的差別。除非另外標(biāo)明，這個標(biāo)準(zhǔn)將所有三中“希望目標(biāo)”標(biāo)記為一級、二級或三級。為這些元件以及向內(nèi)的″Ｊ″型引腳元件配置的幾何形狀可以為手工焊接和回流焊接提供一個較寬的工藝窗口。與ＩＰＣ－ＳＭ－７８２標(biāo)準(zhǔn)焊盤幾何形狀非常相似，為所有元件類型配置的中等焊盤將為回流焊接工藝提供一個穩(wěn)健的焊接條件，并且應(yīng)該為無引腳元件和翅形引腳類元件的波峰或流動焊接提供適當(dāng)?shù)臈l件。最小焊盤幾何形狀的選擇可能不適合于所有的產(chǎn)品。　　在ＩＰＣ－ＳＭ－７８２中所提供的以及在ＩＥＣ６１１８８中所配置的焊盤幾何形狀應(yīng)該接納元件公差和工藝變量?！　H焊盤標(biāo)準(zhǔn)(ＩＥＣ６１１８８)了解到更高零件密度應(yīng)用的要求，并提供用于特殊產(chǎn)品類型的焊盤幾何形狀的信息?！　D一和表一所描述的典型的三類焊盤幾何形狀是為每一類元件所提供的：最大焊盤(一級)、中等焊盤(二級)和最小焊盤(三級)。如圖二所示，最小的焊接點或焊盤突出是隨著公差變量而增加的（表二）。這包括元件、板或貼裝精度的擴散，以及最小的焊接點或焊盤突出的期望（表３，４，５和６）。所有焊盤公差都是要對每一個焊盤以最大尺寸提供一個預(yù)計的焊盤圖形。為了使開孔的尺寸標(biāo)注系統(tǒng)容易，焊盤是跨過內(nèi)外極限標(biāo)注尺寸的。當(dāng)焊盤在其最大尺寸時，結(jié)果可能是最小可接受的焊盤之間的間隔；相反，當(dāng)焊盤在其最小尺寸時，結(jié)果可能是最小的可接受焊盤，需要達(dá)到可靠的焊接點。　　假設(shè)焊盤幾何形狀是正確的，并且電路結(jié)構(gòu)的最終都滿足所有規(guī)定標(biāo)準(zhǔn)，焊接缺陷應(yīng)該可以減少；盡管如此，焊接缺陷還可能由于材料與工藝變量而發(fā)生。表三、J形引腳 (單位:mm)焊盤特性 最大一級 中等二級 最小三級腳趾焊盤突出 腳跟焊盤突出 側(cè)面焊盤突出 開井余量 圓整因素 表四、圓柱形端子（MELF） (單位:mm)焊盤特性 最大一級 中等二級 最小三級腳趾焊盤突出 腳跟焊盤突出 側(cè)面焊盤突出 開井余量 圓整因素 表五、只有底面的端子 (單位:mm)焊盤特性 最大一級 中等二級 最小三級腳趾焊盤突出 0腳跟焊盤突出 0側(cè)面焊盤突出 0開井余量 圓整因素 表六、內(nèi)向L形帶狀引腳 (單位:mm)焊盤特性 最大一級 中等二級 最小三級腳趾焊盤突出 腳跟焊盤突出 側(cè)面焊盤突出 開井余量 圓整因素 BGA與CAP　?。拢牵练庋b已經(jīng)發(fā)展到滿足現(xiàn)在的焊接安裝技術(shù)。ＢＧＡ與密間距ＢＧＡ元件兩者相對于密間距引腳框架封裝的ＩＣ都不容易損壞，并且ＢＧＡ標(biāo)準(zhǔn)允許選擇性地減少接觸點，以滿足特殊的輸入／輸出（Ｉ／Ｏ）要求。在技術(shù)引線排列時的另一個要面對的問題是芯片的方向芯片模塊的焊盤向上或向下?！　≡?gòu)造，以及在其制造中使用的材料結(jié)合，不在這個工業(yè)標(biāo)準(zhǔn)與指引中定義。例如消費產(chǎn)品可能有一個相對良好的工作環(huán)境，而工業(yè)或汽車應(yīng)用的產(chǎn)品經(jīng)常必須運行在更大的壓力條件下。因為芯片安裝結(jié)構(gòu)是剛性材料，芯片模塊安裝座一般以導(dǎo)體定中心，信號從芯片模塊焊盤走入接觸球的排列矩陣。方形ＢＧＡ，ＪＥＤＥＣＭＳ－０２８定義一種較小的矩形塑料ＢＧＡ元件類別，接觸點間隔為１．２７ｍｍ。ＪＥＤＥＣＭＯ－１５１定義各種塑料封裝的ＢＧＡ?！　∏蚪佑|點可以單一的形式分布，行與列排列有雙數(shù)或單數(shù)。芯片規(guī)模的BGA變量　　 針對“密間距”和“真正芯片大小”的ＩＣ封裝，最近開發(fā)的ＪＥＤＥＣＢＧＡ指引提出許多物理屬性，并為封裝供應(yīng)商提供“變量”形式的靈活性。　　封裝尺寸范圍從４．０－２１．０ｍｍ，總的高度(定義為“薄的輪廓”)限制到從貼裝表面最大為１．２０ｍｍ?！　∏蜷g距與球尺寸將也會影響電路布線效率。較大的球間距可能減輕最終用戶對更復(fù)雜的印刷電路板(ＰＣＢ)技術(shù)的需求。接觸點直徑規(guī)定為０．３０ｍｍ，公差范圍為最?。埃玻怠⒆畲螅埃常担恚?。直徑上小至０．２５ｍｍ的焊盤之間的間隔寬度只夠連接一根０．０８ｍｍ（０．００３″）寬度的電路。這些較高Ｉ／Ｏ數(shù)的應(yīng)用更可能決定于多層、盲孔或封閉的焊盤上的電鍍旁路孔(ｖｉａ－ｏｎ－ｐａｄ)技術(shù)。用于高密度、高Ｉ／Ｏ應(yīng)用的封裝技術(shù)首先必須滿足環(huán)境標(biāo)準(zhǔn)。元件四周的引線接合座之間的互連必須流向內(nèi)面?！　?μＢＧＡ使用一種高級的聚酰胺薄膜作為其基體結(jié)構(gòu)，并且使用半加成銅電鍍工藝來完成芯片上鋁接合座與聚酰胺內(nèi)插器上球接觸座之間的互連。這種封裝已經(jīng)由一些主要的ＩＣ制造商用來滿足具有廣泛運作環(huán)境的應(yīng)用。定義為“面朝下”的封裝，元件外形密切配合芯片模塊的外形，芯片上的鋁接合焊盤放于朝向球接觸點和ＰＣＢ表面的位置。μＢＧＡ封裝的材料與引腳設(shè)計的獨特系統(tǒng)是在物理上順應(yīng)的，補償了硅芯片與ＰＣＢ結(jié)構(gòu)的溫度膨脹系統(tǒng)的較大差別。焊盤直徑應(yīng)該不大于封裝上接觸點或球的直徑，經(jīng)常比球接觸點規(guī)定的正常直徑小１０％。有兩種方法用來定義安裝座：定義焊盤或銅，定義阻焊，如圖三所示。阻焊間隔應(yīng)該最小離腐蝕的銅焊盤０．０７５ｍｍ?！　∽韬付x焊盤圖形 － 如果使用阻焊界定的圖形，相應(yīng)地調(diào)整焊盤直徑，以保證阻焊的覆蓋。如前面所說的，ＢＧＡ的焊盤一般是圓形的、阻焊界定或腐蝕阻焊脫離焊盤界定的。表七所示的焊盤幾何形狀推薦一個與名義標(biāo)準(zhǔn)接觸點或球的直徑相等或稍小的直徑?？墒?，因為一些０．６５與０．８０ｍｍ接觸點間距的元件制造商允許隨意的球與接觸點直徑的變化，設(shè)計者應(yīng)該在制定焊盤直徑之前參考專門的供應(yīng)商規(guī)格。一些ＢＧＡ元件類型的焊盤幾何形狀可能不允許寬度足夠容納不止一條或兩條電路的間隔。那些采用密間距ＢＧＡ封裝變量的可能發(fā)現(xiàn)焊盤中的旁路孔(微型旁路孔)更加實際，特別如果元件密度高，必須減少電路布線。全局定位基準(zhǔn)點是用于準(zhǔn)確的錫膏印刷的模板定位和在精確的ＳＭＤ貼裝中作為參考點?！　τ谀切┦褂媚０宓诫娐钒宓淖詣右曈X對中的系統(tǒng)，電路板的設(shè)計者必須在焊盤層的設(shè)計文件中提供至少兩個全局基準(zhǔn)點（圖四）。另外，對于每一個密間距ＱＦＰ、ＴＳＯＰ和高Ｉ／Ｏ密間距ＢＧＡ元件，通常提供一或兩個目標(biāo)。雖然形狀和尺寸可以對不同的應(yīng)用分別對待，但是大多數(shù)設(shè)備制造商都認(rèn)同１．０ｍｍ（０．０４０″）直徑的實心點。除了基準(zhǔn)點目標(biāo)外，電路板必須包含一些定位孔，用于二次裝配有關(guān)的操作。通常，裝配專家規(guī)定尺寸（０．６５ｍｍ是常見的），應(yīng)該指定無電鍍孔。模板上的全局基準(zhǔn)點只是半腐蝕在模板的表面，用黑樹脂顏料填充。在銅箔上電鍍錫或錫／鉛合金作為抗腐蝕層是非常常見的制造方法。因為錫／鉛導(dǎo)線當(dāng)暴露在１９５176。當(dāng)處理ＳＭＯＢＣ板時，錫或錫／鉛是化學(xué)剝離的，只留下銅導(dǎo)體和沒有電鍍的元件安裝座。雖然電路導(dǎo)線有阻焊層覆蓋，設(shè)計者還必須為那些不被阻焊層覆蓋的部分元件安裝座指定表面涂層?！　⊥ǔＲ箢A(yù)處理安裝座的應(yīng)用是超密間距ＱＦＰ元件。通過在這些座上提供７００－８００μ″的錫／鉛合金，裝配專家可以上少量的助焊劑、貼裝零件和使用加熱棒、熱風(fēng)、激光或軟束線光源來回流焊接該元件?！　∈褂脽犸L(fēng)均勻法，錫／鉛在上阻焊層之后涂鍍在電路板上。熱風(fēng)焊錫均勻ＨＡＳＬ(ｈｏｔａｉｒ ｓｏｌｄｅｒｌｅｖｅｌｉｎｇ)電鍍工藝廣泛使用，一般適合于回流焊接裝配工藝；可是，焊錫量與平整度的不一致可能不適合于使用密間距元件的電路板。作為控制在密間距元件的安裝座上均勻錫膏量的方法，表面必須盡可能地平整?！　≡谧韬竿繉庸に囍?，在暴露的裸銅上使用無電鍍鎳／金。　　按照ＩＰＣ－２２２１標(biāo)準(zhǔn)《印制板設(shè)計的通用標(biāo)準(zhǔn)》，推薦的無電鍍鎳厚度是２．５－５．０μｍ(至少１．３μｍ)，而推薦的浸金厚度為０．０８－０．２３μｍ。脆弱將造成溫度循環(huán)中的過分開裂或裝配后的板可能暴露到的其它物理應(yīng)力。例如用錫／鉛涂層，板插入熔化的焊錫中，然后抽出和用強風(fēng)將多余的錫／鉛材料去掉。Ｎｉ／Ａｕ涂鍍，雖然應(yīng)力較小，但不是所有電路板制造商都有的一種技術(shù)。　　作為阻止裸銅安裝座和旁通孔／測試焊盤上氧化增長的一個方法，將一種特殊的保護劑或阻化劑涂層應(yīng)用到板上。在北美洲，廣泛使用的一種產(chǎn)品是ＥＮＴＥＫＰＬＵＳＣＵ－１０６Ａ。多次暴露的能力是重要的?；旌霞夹g(shù)典型的多次裝配步驟也可能包括對波峰焊接或其它焊接工藝的暴露。一些供應(yīng)商感覺方法之間的成本差別占總的單位成本中的很小部分，所以界不界定是不重要的。例如，在加州的一家公司將板發(fā)送給在德州的一家公司進行Ｎｉ／Ａｕ電鍍。　　每一個電鍍和涂鍍工藝都有其優(yōu)點與缺點。在指定ＰＣＢ制造是必須考慮的問題都有經(jīng)濟以及工藝上的平衡。焊盤表面涂層可以是電鍍的或涂敷的，但必須考慮裝配工藝與經(jīng)濟性。電鍍工藝比保護性涂層好的優(yōu)勢是貨架壽命、永久性地覆蓋在那些不暴露到焊接工藝的旁路孔或其它電路特征的銅上面、和抗污染。在北美，ＨＡＳＬ工藝傳統(tǒng)上主宰ＰＣＢ工業(yè)，但是表面的均勻性難于控制。密間距元件包括ＴＳＯＰ、ＳＱＦＰ和μＢＧＡ元件族。阻焊層（sldermask)要求　　阻焊層在控制回流焊接工藝期間的焊接缺陷中的角色是重要的，ＰＣＢ設(shè)計者應(yīng)該盡量減小焊盤特征周圍的間隔或空氣間隙。雖然在四邊的ＱＦＰ上不分區(qū)的阻焊層開口或窗口可能是可接受的，但是控制元件引腳之間的錫橋可能更加困難。多數(shù)表面貼裝的ＰＣＢ以阻焊層覆蓋，但是阻焊層的涂敷，如果厚度大于０．０４ｍｍ（０．００１５″），可能影響錫膏的應(yīng)用。阻焊材料必須通過液體濕工藝或者干薄膜疊層來使用。很少公司提供薄到可以滿足密間距標(biāo)準(zhǔn)的干薄膜，但是有幾家公司可以提供液體感光阻焊材料。這允許在焊盤所有邊上０．０７ｍｍ(０．００３″)的間隙。結(jié)論　　密間距(ｆｉｎｅ－ｐｉｔｃｈ)、ＢＧＡ和ＣＳＰ的裝配工藝可以調(diào)整到滿足可接受的效率水平，但是彎曲的引腳和錫膏印刷的不持續(xù)性經(jīng)常給裝配工藝合格率帶來麻煩。ＢＧＡ元件的使用已經(jīng)提供較高的裝配工藝合格率和更多