【正文】 在保證語音質(zhì)量 的前提下，進(jìn)一步降低比特率，仍然是語音編碼研究的主要焦點(diǎn)。但是，作為一個(gè)速率低限，臨界信息速率應(yīng)該是人理解信號所需要的最小速率，但這是一個(gè)還需要繼續(xù)深入研究的問題。反之，有時(shí)語音的波形和特征參量變化很大，而人同樣可以理解。 近年來，在語音編碼領(lǐng)域中，出現(xiàn)了 許多新的應(yīng)用。因此，工作的重心可能指向可變速率編碼，隨著這些編碼器應(yīng)用數(shù)目的增加，可變速率的語音編碼研究也會(huì)明顯加強(qiáng)。由于集成芯片工藝的迅猛發(fā)展，數(shù)字信號處理器 DSP(Digital Signal Processor)芯片性能的不斷提高， TI 公司推出的 C54X 系列 DSP 芯片的計(jì)算能力高達(dá) 100MPIS以上，而體積只有 20mm*20mm*20mm 大小。在語音編解碼算法的實(shí)現(xiàn)上，通用計(jì)算機(jī)的體積龐大，只適宜于算法仿真，不能用于現(xiàn)場的數(shù)據(jù)處理。DSP 芯片內(nèi)部設(shè)計(jì)有專門的位反轉(zhuǎn)硬件、循環(huán)緩沖區(qū)等，通過特定的硬件和軟件指令，實(shí)現(xiàn)了更高效的計(jì)算處理。 課題的研究目的及論文的主要內(nèi)容 隨著信息技術(shù)的發(fā)展，人們對帶寬有限的無限通信、信道價(jià)格昂貴的衛(wèi)星通 信和軍用保密通信的需求不斷增加，各種與語音應(yīng)用服務(wù)相關(guān)的新業(yè)務(wù)不斷涌現(xiàn)，要求語音數(shù)據(jù)能被靈活處理、存儲(chǔ)、轉(zhuǎn)發(fā)和傳送。 抗混疊濾波 DSP 2812 芯片 D/A 平滑濾波 A/D 如何在有限的頻帶中得到較高的合成語音質(zhì)量，并且盡可能地降低語音傳輸速率，就成為了亟待 解決的問題。當(dāng)前，對 、 標(biāo)準(zhǔn)中算法的研究一直在進(jìn)行，并且取得了很大的成績 ，程序得到了很大的優(yōu)化。 本文主要討論 其 在基于 TMS320F2812實(shí)時(shí)實(shí)現(xiàn)的設(shè)計(jì)與開發(fā)。通過將優(yōu)化后的算法加載到TMS320F2812 中， 進(jìn)行仿真，分析算法的壓縮性能。 第二章分析了 語音信號 編、解碼原理與 標(biāo)準(zhǔn)的算法原理和論述了 TMS320F2812 軟、硬件的開發(fā)和設(shè)計(jì)。 第四章詳細(xì) 的對全文進(jìn)行了總結(jié)。 圖中，輸入信號可以有各種各樣的形式，例如，可以是麥克風(fēng) 輸出的語音信號，也可以是編碼后在數(shù)字鏈路上傳輸或存儲(chǔ)在計(jì)算機(jī)里攝像機(jī)圖像信號等。根據(jù)奈奎斯特抽樣定理，對低通模擬信號，為保持信息的不丟失，抽樣頻率至少必須是輸入帶限信號最高頻率的兩倍。數(shù)字處理是 DSP 的關(guān)鍵，這與其他系統(tǒng)（如電話交換系統(tǒng)）有很大的不同，在交換系統(tǒng)中，處理器的作用是進(jìn)行路由選擇，他并不對輸入數(shù)據(jù)進(jìn)行修改。最后，經(jīng)過處理后的數(shù)字值再經(jīng)過數(shù) /模轉(zhuǎn)換，轉(zhuǎn)換為模擬樣值，之后在進(jìn)行內(nèi)插和平滑濾波就可以得到連續(xù)的模擬波形。如，語音識(shí)別系統(tǒng)在輸出端并不是連續(xù)的波形而是識(shí)別結(jié)果，如數(shù)字、文字等。 數(shù)字信號處理的實(shí)現(xiàn)方法 一般有以下幾種： （ 1）在通用的計(jì)算機(jī)（ 如 PC） 上用軟件（如 C 語言）實(shí)現(xiàn)。 （ 3） 在通用的單片機(jī)（如 MCS5 MSP430 系列等）實(shí)現(xiàn)，這種方法可用于一些不太復(fù)雜的數(shù)字信號處理應(yīng)用領(lǐng)域。與單片機(jī)相比， DSP 芯片具有更加適合于數(shù)字信號處理的軟硬件資源，可用于復(fù)雜的數(shù)字信號處理算法。在一些 特殊的場合，要求的信號處理速度極高，用通用的 DSP 芯片很難實(shí)現(xiàn)，例如用于 FFT、數(shù)字濾波、卷積、相關(guān)等算法的DSP 芯片，這種芯片將相應(yīng)的信號處理算法在芯片內(nèi)部用硬件實(shí)現(xiàn)，無需進(jìn)行編程。 DSP 的 芯片介紹 DSP 芯片 ,即數(shù)字信號處理芯片，也稱數(shù)字信 號處理器，是一種特別適合于進(jìn)行數(shù)字信號處理運(yùn)算的微處理器，其主要應(yīng)用 是實(shí)時(shí)快速的實(shí)現(xiàn)各種數(shù)字信號處理算法。 (2)程序和數(shù)據(jù)空間分開，可以同時(shí)訪問指令和數(shù)據(jù)。 （ 4） 具有低開銷或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持。 （ 6）具有在單周期內(nèi)操作的多個(gè)硬件地址產(chǎn)生器。 （ 8）支持流水線操作，取址、譯碼和執(zhí)行等操作 可以并行執(zhí)行。但是 ，近年來新推出的 DSP 芯片已經(jīng)將通用微處理器的一些功能集成在芯片中， DSP 芯片已經(jīng)可以實(shí)現(xiàn)普通未處理器的功能。諾依曼結(jié)構(gòu)的并行結(jié)構(gòu)。每個(gè)存儲(chǔ)器獨(dú)立編址，獨(dú)立訪問。而馮取指和取數(shù)據(jù)都訪問同一存儲(chǔ)器，數(shù)據(jù)吞吐率低。諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)分別如圖 程序 存儲(chǔ)器 數(shù)據(jù) 存儲(chǔ)器 CPU 早期 DSP 芯片采用的基本哈佛結(jié)構(gòu)無法實(shí)現(xiàn)對多個(gè)數(shù)據(jù)存儲(chǔ)器的訪問操作，也無法實(shí)現(xiàn)單指令周期的多操作數(shù)指令。使得程序代碼和數(shù)據(jù)存儲(chǔ)空間之 間可以進(jìn)行數(shù)據(jù)的傳送。流水線操作是將各指令的各個(gè)步驟重疊起來執(zhí)行，而不必一條指令完成后，才開始執(zhí)行下一條指令。各個(gè)子任務(wù)在執(zhí)行時(shí)可以相互重疊，即在一條指令完成第一個(gè)子任務(wù)，執(zhí)行第二個(gè)子任務(wù)時(shí)，則下一條指令同時(shí)進(jìn)行第一個(gè)子任務(wù)的處理，依次類推，以便使指令周期減小到最小值。 TMS320 加系列 DSP 芯片采用 26 級不等深度的流水線，則可以同時(shí)并行處理 26 條指令，每條指令處于流水線上的不同階段。但是由于程序中存在數(shù)據(jù)相關(guān)、程序分支、取指 譯碼 取數(shù) 執(zhí)行 取指 譯碼 取數(shù) 執(zhí)行 取指 譯碼 取數(shù) 執(zhí)行 取指 譯碼 取數(shù) 執(zhí)行 中斷及其它的一些因素，這種理想情況很難達(dá)到。 C54x 內(nèi)部 有 P、 C、 D 和 E 四種總線，每種總線又包括地址總線和數(shù)據(jù)總線。 (4)多處理單元結(jié)構(gòu) DSP 內(nèi)部有多個(gè)處理單元，如算術(shù)邏輯單元 (ALU)、輔助寄存器運(yùn)算單元(ARAU)、累加器 (ACC)和硬件乘法器 (MUL)等。 在數(shù)字信號處理中，乘法和加法是最基本的運(yùn)算。因此，提高乘加 運(yùn)算也就能很好地提高 DSP 芯片的運(yùn)算性能。此外， DSP 的多處理單 元結(jié)構(gòu)還可以利用硬件來實(shí)現(xiàn)一些特殊的算法，如 FFT 位倒序?qū)ぶ泛腿∧＿\(yùn)算等。例如， FIRS 和 LMS 指令，適用于系數(shù)對稱的 FIR 濾波器和 LMS 算法。主要包括 :時(shí)鐘發(fā)生器 。通用 I/O 口 。串行口 。主機(jī)接口和 JTAG 邊界掃描邏輯電路。 TMS320C28x 系列是 TI 公司最新推出的 DSP 芯片，是目前國際市場上最先進(jìn)、功能最強(qiáng)大的 32 位定點(diǎn) DSP 芯片。 C28x 系列的主要芯片種為 TMS320F2810 和 TMS320F2812。有外部存儲(chǔ)器接口，而 F2810僅有 64K*16 位的片內(nèi) Flash 存儲(chǔ)器，且無外部存儲(chǔ)器接口。 TMS320F2812 的主要特點(diǎn)： 1）采用高性能靜態(tài) CMOS 制造工藝 主頻達(dá) 150MHZ(時(shí)鐘周期 ) 低功耗 (150MHz 核電壓 ,135MHz 以下核電壓 ,I/O 口電壓) Flash 編程電壓為 2）支持 JTAG 邊沿掃描 3）高性能 32 位 CPU 16 16 和 32 32 乘積累加操作 16 16 雙乘積累加器 程序和數(shù)據(jù)空間分開尋址 (哈佛總線結(jié)構(gòu) ) 快速中斷響應(yīng)和處理 統(tǒng)一寄存器編程模式 可達(dá) 4M 的線性程序地址 可達(dá) 4M 的線性數(shù)據(jù)地址 高效的代碼轉(zhuǎn)換能力 (支持 C/C++和匯編語言 ) 4） 片上存儲(chǔ)器 有多達(dá) 128K 16 的 FLASH 存儲(chǔ)器 或 有多達(dá) 128K 16 的 ROM 5）外部存儲(chǔ)器接口 有多達(dá) 1MB 的尋址空間 三個(gè)獨(dú)立的片選端 6）時(shí)鐘與系統(tǒng)控制 支持動(dòng)態(tài)的改變鎖相環(huán) (PLL)的頻率 片上振蕩器 7）三個(gè)外部中斷 8）外部中斷擴(kuò)展 (PIE)模塊，支持 45 個(gè)外部中斷 9） 128 位的密鑰 /鎖 保護(hù) FLASH/ROM 防止固化在 ROM 中的程序被盜 10）三個(gè) 32 位的 CPU 定時(shí)器 11）串口外圍設(shè)備 串行外部設(shè)備接口 (SPI) 兩個(gè)串行通信接口 (SCIs) 12） 12 位的 ADC,16 通道 2 個(gè) 8 通道的輸入多路選擇器 兩個(gè)采樣保持器 單 /連續(xù)通道轉(zhuǎn)換 快速轉(zhuǎn)換率 80ns/(兆采 樣每秒 ) 可用兩個(gè)事件管理器順序觸發(fā) 8 對模數(shù)轉(zhuǎn)換 13）多達(dá) 56 個(gè)獨(dú)立的可編程、多用途通用輸入 /輸出 (GPIO)引腳 C281x 外設(shè)介紹 由于 C281x 數(shù)字信號處理器集成了很多內(nèi)核可以訪問和控制的外部設(shè)備，C281x 內(nèi)核需要通過某種方式來讀 /寫外設(shè)。每個(gè)外設(shè)被分配一段相應(yīng)的地址空間，主要包括配置寄存器、輸入寄存器、輸出寄存器和狀態(tài)寄存器。 外設(shè)通過外設(shè)總線（ PBUS）連接到 CPU 的內(nèi)部存儲(chǔ)器接口上，如圖所示。 C281xCPU+JTAG SARAM 存儲(chǔ)器接口 邏輯I/F Flash ROM (最多 128K 16 位 ) P 總線接口 SCI CAN Mcbsp WD ADC 控制 中斷復(fù)位等 I/O寄存器 SPI EVENT管理器EVB 和EVA ADC （ 1） 事件管理器 在 C281x 數(shù)字信號處理器上有兩個(gè)事件管理器， EVA 和 EVB，是數(shù)字電機(jī)控制應(yīng)用使用的非常重要的外設(shè)，能夠?qū)崿F(xiàn)機(jī)電設(shè)備控制的多種必要的功能。 （ 2） 模數(shù)轉(zhuǎn)換模塊 C281x 數(shù)字信號處理器上的 ADC 模塊將外部的模擬信號轉(zhuǎn)換成數(shù)字量， ADC 模塊可以將一個(gè)控制信號進(jìn)行濾波或者實(shí)現(xiàn)運(yùn)動(dòng)系統(tǒng)的閉環(huán)控制。 （ 3） SPI 是一個(gè)高速同步串行通信接口，能夠?qū)崿F(xiàn) DSP 與外部設(shè)備或另一個(gè) DSP 之間的高速串行通信。 SCI 屬于異步串行接口，支持標(biāo)準(zhǔn)的 UART 異步通信模式 i，并采用 NRZ(NoReturnZero)數(shù)據(jù)格式，可以通過 SCI 串行接 口與其他的異步外設(shè)進(jìn)行通信。它有 32 個(gè)可配置的接收 /發(fā)送郵箱，支持消息的定時(shí)郵遞功能?？梢允褂迷摻涌跇?gòu)建高可靠的 CAN 總線控制或監(jiān)測網(wǎng)絡(luò) 。為了避免產(chǎn)生不必要的復(fù)位，要求用戶定期對看門狗定時(shí)器進(jìn)行復(fù)位。在這種情況下，看門狗電路將產(chǎn)生一個(gè)復(fù)位信號，使 CPU 復(fù)位，程序從系統(tǒng)軟件的開始執(zhí)行。 （ 6） 通用目的數(shù)字量 I/O 在 C281x 處理器有限的引腳當(dāng)中，相當(dāng)一部分都是特殊功能引腳和 GPIO 引腳公用的。GPIO Mux 寄存器選擇這些引腳的功能（特殊功能引腳或數(shù)字量 I/O），如果配置成通用的數(shù)字 I/O 引腳，則還需要 PxDATDIR 數(shù)據(jù)和方向控制寄存器來控制。 C281x數(shù)字信號處理器能夠?qū)崿F(xiàn) ~10 倍的倍頻。并將這些中斷分成 8 組，每一組有 12個(gè)中斷源，根據(jù)中斷向量表來確定產(chǎn)生的中斷類型。因此，CPU 能夠相當(dāng)快地響應(yīng)外設(shè)產(chǎn)生的中斷。 是一種國際標(biāo)準(zhǔn)測試協(xié)議 ,主要用于芯片內(nèi)部測試。 (12） 12 位 ADC， 16 通道 ADC 模塊有 16 個(gè)通道，可配置為兩個(gè)獨(dú)立的 8 通道模塊以便為事件管理器 A 和 B 服務(wù)。雖然有多個(gè)輸入通道和兩個(gè)序列器，但在 ADC 模塊中只有一個(gè)轉(zhuǎn)換器。輸入和輸出都具有可編程的增益調(diào)節(jié)功能。 ADC 和 DAC 的輸出信噪比分別可達(dá) 90dB 和 100dB。 TLV320AIC23 還具有很低的功耗 (回放模式為 23mW。上述優(yōu)點(diǎn)使得 TLV320AIC23 成為一款非常理想的