【正文】 .1≥F..1≥1≥1≥1≥... 15 第 3 章習(xí)題與參考答案 【題 31】 試畫出 74HC 與 74LS 系列邏輯門電路的輸出邏輯電平與輸入邏輯電平示意圖。若該邏輯門的輸入電壓值為 ?5 V、 ?8 V、 +5 V、 +8 V，對(duì)于正邏輯約定，這些電壓值各代表什么邏輯值？若是采用負(fù)邏輯約定，這些電壓值各代表什么邏輯值？ 解：－ 5V、－ 8V 代表邏輯 0； +5V、 +8V 代表邏輯 1 若是復(fù)邏輯：－ 5V、－ 8V 代表邏輯 1； +5V、 +8V 代表邏輯 0 【題 33】 CMOS 非門電路采用什么類型的 MOS 管？ 解：采用一個(gè) PMOS 管和一個(gè) NMOS 管。 圖題 35 解： A B C D Y 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 DCBDCAY ?? 17 A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 DCBAY ??? 【題 36】 請(qǐng)查閱 74HC04 手冊(cè)，確定該器件在 V電源時(shí)的高電平與低電平噪聲容限。 解：流出芯片的電流為負(fù)數(shù)，因此為拉電流。 解：可以保持 VOH4V，因?yàn)?VOHmin= 【題 39】 請(qǐng)查閱 74HC04 手冊(cè)，確定該器件在灌電流 4 mA 負(fù)載時(shí)，可否保持 VOLmax （ VCC=）。 【題 310】 請(qǐng)查閱 74HC04 手冊(cè)，確定該器件在驅(qū)動(dòng) 74HC00 時(shí)的高電平與低電平扇出系數(shù)。 解：（ 1）電源電壓范圍 2~6V （ 2）輸出高電平范圍：當(dāng) IOH≤ 20μ A時(shí)：（ Vcc－ ） ~Vcc 當(dāng) Vcc=3V、 |IOH|≤ 時(shí)： ~3V 當(dāng) Vcc=、 |IOH|≤ 4mA 時(shí)： ~ 當(dāng) Vcc=6V、 |IOH|≤ 時(shí)： ~6V （ 3）輸出低電平范圍：當(dāng) IOL≤ 20μ A 時(shí)： GND+ 當(dāng) Vcc=3V、 |IOL|≤ 時(shí)： 0V~ 當(dāng) Vcc=、 |IOL|≤ 4mA 時(shí)： 0V~ 當(dāng) Vcc=6V、 |IOL|≤ 時(shí)： 0V~ （ 4）輸入高電平電壓范圍 當(dāng) Vcc=2V 時(shí)， ~2V 當(dāng) Vcc=3V 時(shí)， ~3V 當(dāng) Vcc= 時(shí)， ~ 當(dāng) Vcc=6V 時(shí)， ~6V （ 5）輸入低電平電壓范圍； 當(dāng) Vcc=2V 時(shí)， 0V~ 當(dāng) Vcc=3V 時(shí)， 0V~ 當(dāng) Vcc= 時(shí)， 0V~ 當(dāng) Vcc=6V 時(shí)， 0V~ （ 6）該芯片的靜態(tài)電源電流； 6V 時(shí)： 2μ A/每封裝 （ 7）典型傳播延遲時(shí)間； Vcc=2V 時(shí)， tPHL= tPLH=75ns； Vcc=3V 時(shí)， tPHL= tPLH=30ns； Vcc= 時(shí)， tPHL= tPLH=15ns； Vcc=2V 時(shí)， tPHL= tPLH=13ns； （ 8）扇出系數(shù)。 1μ A，因此有扇出系數(shù)為 20。 19 解：因?yàn)?CMOS 電路的輸入端具有非常高的輸入阻抗，容易受到干擾，一旦受到干擾后，會(huì)使輸出電平發(fā)生轉(zhuǎn)換，產(chǎn)生功耗，因此輸入端不能懸空，應(yīng)該連接確定的邏輯電平。 【題 314】 門電路有哪兩個(gè)重要時(shí)間參數(shù)？各有何意義？ 解：一個(gè)是輸出瞬變時(shí)間，門電路的輸出從 一個(gè)狀態(tài)向另外一個(gè)狀態(tài)轉(zhuǎn)換需要的過渡時(shí)間。 【題 315】 某 CMOS 開漏輸出門驅(qū)動(dòng)發(fā)光二極管，若電源電壓為 5V，發(fā)光二極管電流為 5mA，發(fā)光管壓降為 ，試計(jì)算上拉電阻值。 圖題 316 解：（ a）導(dǎo)通；（ b）截止；（ c）導(dǎo)通；（ d）截止 【題 317】 請(qǐng)查閱 74LS00 手冊(cè)，確定該 門的高電平與低電平噪聲容限。 【題 319】 試計(jì)算 74LS 系列門驅(qū)動(dòng) 74LS 系列門時(shí)的扇出系數(shù)。 【題 321】 連接 5V 電壓的上拉電阻要保持 15 個(gè) 74LS00 輸入為高電平，上拉電阻的最大阻值是多少？若按照計(jì)算的最大阻值，高電平噪聲容限為多少？ 解：若使上拉高電平與 74LS 輸出高電平 VOHmin 相同，則有 Rmax=（ Vcc－ VOHmin） /（ 15 IIHmax） =（ 5－ ） /（ 15 20μ A） = 選為 。 【題 322】 有源輸出（圖騰柱）與集電極開路（ OC）輸出之間有什么區(qū)別？ 解： OC 門輸出端只能輸出低電平和開路狀態(tài)，其輸出級(jí)需要上拉電阻才能輸出高電平，且上拉電源可以與芯片電源不同，因此常用于不同電源電壓芯片之間實(shí)現(xiàn)信號(hào)電平變換， OC 門輸出端可以并聯(lián)實(shí)現(xiàn)線與； 有源輸出可以輸出低電平與高電平，兩個(gè)有源輸出端連接在一起時(shí)，若是一個(gè)輸出端輸出高電平，另外一個(gè)輸出端輸出低電平時(shí)，可引起較大電流損壞輸出級(jí)。 解：（ 1）電源電壓范圍 ~ （ 2）輸出高電平范圍：當(dāng) |IOH|≤ 時(shí)： ~5V （ 3）輸出低電平范圍：當(dāng) IOL≤ 8mA 時(shí)： 0~ （ 4）輸入高電平電壓范圍： 2V~5V （ 5）輸入低電平電壓范圍； 0~ （ 6）該芯片的靜態(tài)電源電流； ： ICCH= 時(shí) ： ICCL=（ 7）典型傳播延遲時(shí)間； tPHL =10ns； tPLH=9ns； 21 （ 8）扇出系數(shù)。 低電平輸入電流 IIL=，輸出 IOL為 8mA，因此低電平輸出心事為 20。 圖題 324 解： Y1=高電平； Y2=開路； Y3=高電平； Y4=高阻； Y5=高電平； Y6=高電平 Y7=高電平； Y8=高阻； Y9=高電平； Y10=高電平 【題 325】 試確定圖題 325 所示 74HC 門電路的輸出狀態(tài)（設(shè)電源 VCC 為 5 V）。 圖題 326 解：（ 1）輸出低電平，因此是灌電流負(fù)載，保證輸出為 時(shí)的最大電流值為 8mA。 22 【題 327】 寫出 圖題 327 所示電路的邏輯函數(shù)式。試求電源電壓是 5V情況下的最小上拉電阻值。 （ 1） VI1 懸空。 （ 3） VI1 接高電平（ ）。 （ 5） VI1 經(jīng)過 10k?電阻接地。 （ 2） TTL 電路 OC 門。 （ 4）具有互補(bǔ)輸出（非門）結(jié)構(gòu)的 CMOS 電路。 （ 6） CMOS 電路三態(tài)門。 23 第 4 章 習(xí)題與參考答案 【題 41】 寫出圖題 41 的輸出邏輯函數(shù)式。 （ 1） 1Y ABC D?? （ 2） 2Y A CD B??（ ） （ 3） 3Y AB C?? 解： amp。amp。AB 1≥ Y3C.... 【題 43】 使用與門、或門和非門，或者與門、或門和非門的組合實(shí)現(xiàn)如下的邏輯函數(shù)式。amp。1≥ Y2.1ABCamp。amp。 24 圖題 44 解： BCACABY ???1 A B C Y1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 此電路是三人表決電路，只要有兩個(gè)人輸入 1，輸出就是 1。 【題 45】 邏輯電路與其輸入端的波形如圖題 45 所示，試畫出邏輯電路輸出端 Y 的波形。試分析該電路的最大傳輸延遲時(shí)間。 【題 47】 圖題 47 所示的是家用報(bào)警器裝置，該裝置具有 6 個(gè)開關(guān)，各開關(guān)動(dòng)作如下： amp。amp。amp。11111≥1≥1≥MENR S TWDGA L A R M7 4 H C 0 4 7 4 L S 0 87 4 H C T 3 2+ 5 V+ 5 V1k Ω1k ΩR RR 12 6~....+ 5 V.2 . 2 k ΩR 6S P K9 0 1 3. 圖題 47 人工報(bào)警 開關(guān) M，該開關(guān)閉合時(shí)，報(bào)警信號(hào) ALARM=1，開始報(bào)警。 復(fù)位開關(guān) RST，該開關(guān)斷開時(shí)，取消報(bào)警。 門開關(guān) D，該開關(guān)平常處于閉合狀態(tài)，一旦斷開，使 ALARM=1，開始報(bào)警。 （ 1）試寫出圖示電路的邏輯函數(shù)式。 （ 3） 確定開關(guān)與 74HC04 之間、 74HCT32 與 9013 晶體管之間的接口電路是否可以正確動(dòng)作。 h 的電池供電，可以工作多長(zhǎng)時(shí)間。 解： （ 1） 圖示電路的邏輯函數(shù)式為： ）（ GDWRS TENMA L A RM ???? （ 2）三種邏輯電路之間的噪聲容限 74HC04 驅(qū)動(dòng) 74LS08，高電平噪聲容限為 － 2V=；低電平噪聲容限 －=。 （ 3）輸入開關(guān)與邏輯電路之間、邏輯電路與 9013 晶體管之間是否正常動(dòng)作 輸入開關(guān)信號(hào) RST、 D、 G、 W 的與 74HC04 連接，由于 HC 系列電路的輸入電 阻很大，只需要 1μ A電流，因此開關(guān)信號(hào)的高電平近似為 5V，低電平近似為 0，因此高電平噪聲容限為 ，低電平噪聲容限為 ； 輸入開關(guān)信號(hào) EN 與 74LS08 連接， 74LS08 低電平輸入電流為 ，因下拉電阻為1kΩ，因此輸入低電平 VIL 為 ，因此低電平噪聲容限為 － =，高電平噪聲容限為 5V2V=3V。若 9013 的電流放大倍數(shù)為 180倍，因此有臨界飽和集電極電流 IC= 180=270mA，也就是 IC 小于 270mA時(shí)， 9013 處于飽和區(qū)，大于 270mA時(shí) 9013 處于放大區(qū)。 （ 4）試計(jì)算該電路的最大靜態(tài)功耗，若用 5V 電壓 、 800mA各芯片靜態(tài)電源電流如下： 74HC04 的靜態(tài)電流為 2?A。 ICC04=2?A+4 20?A =82?A。 不報(bào)警時(shí)的電流： ICC32=20?A+6 = 報(bào)警時(shí)的電流： ICC32=20?A+6 += 74LS08 的平均靜態(tài)電流 ICC08=（ ICCH+ ICCL） /2=（ +） /2=。 27 不報(bào)警動(dòng)作時(shí)， 3 個(gè)上下拉電阻的電流 IR=3（ 5V/1kΩ） =3mA。 蜂鳴器不報(bào)警動(dòng)作時(shí)的電源電流 ICC 為： ICC=ICC04+ICC32+ICC08+IR =+++3mA≈ mA 若是采用 若用 5V電壓、 800mA 蜂鳴器動(dòng)作時(shí)的電源電流 ICC 為： ICC=ICC04+ICC32+ICC08+IR+ISPK=+++6mA+20mA≈ mA 若是蜂鳴器一直報(bào)警， 5V 電壓、 800mA 若要增加運(yùn)行時(shí)間，需要全部使用 HC系列芯片，同時(shí)將上下拉電阻阻值增加到 400kΩ，則蜂鳴器不動(dòng)作時(shí)的電源電流為： ICC=ICC04+ICC32+ICC08+IR=6?A+8?A +14?A+?A 3= 這里所用的 HC 電路的靜態(tài)電流都是 2?A，每用一個(gè)引腳增加 1?A。因此 800mA 【題 48】 試用 74LS14 74LS04 和 74LS21 組成一個(gè) 0～ 9 按鍵編碼器，要求輸出任一按鍵按下信號(hào) EN，并輸出高電平有效的編碼 A3～ A0。amp。 解： D C B A A1 A0 GS EO 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 X 0 1 1 0 0 1 X X 1 0 1 0 1 X X X 1 1 1 0 28 得到： CDCDDA ????1 BCDDBCDA ???? 0 ABCDGS ???? ABCDEO ? 邏輯電路如下圖所示。amp。 1F A B C AB BC AC? ? ?（ ， ， ） ?? ），（），（ 7522 mCBAF 解： 1F A B C AB BC AC? ? ?（ ， ， ） = = 76537653 mmmmmBCACBACABA B C ???????? ? ），（ 7527522 mmmmCBAF ???? ? ），（），（ 12364515141312111097YYYYYYYYA0A1A2GGG01