【正文】 滿足 iBIBS，故三極管處于深度飽和狀態(tài)， vO≈ 0V。 答案：詳見教材 P116 7 四、 輸入電壓波形如圖所示，試畫出電路的輸出電壓波形。 答案： Y1 為高電平； Y2 為低電平； Y3 為低電平； Y4 為低電平。試求前級門 GM能驅動多少個負載門？門 GM輸出高 電平 VOH≥ ，低電平 VOL≤ ，輸出低電平時輸出電流最大值 IOLmax=16 mA，輸出高 電平時輸出電流最大值 IOHmax= ， 與非門的電流 IIL≤ ， IIH≤ mA。 七、上題中，若門均為 74 系列 TTL 或非門，而其它條件不變，門的參數與上題相同，那么 前級門 GM能驅動多少個負載門？ 答案： 在滿足 VOL≤ 的條件下，求得可驅動的負載門數目為 O L ( m a x )1IL ( m a x )16 =52 1 .62IN I?? ? 在滿足 VOH≥ 的條件下，求得可驅動的負載門數目為 O H ( m a x)2I H ( m a x)0 .4 =52 0 .0 4IN pI?? ? 因此 GM最多能驅動 5 個同樣的或非門。前級輸出門均為 74LS 系列 OC 門，電源 VCC=5V， 輸出高電平 VOH≥ ，輸出低電平 VOL≤ 。 9 答案： RL 的最大允許值為 CC O HL ( m a x ) O H I H 5 3 .2 k = 4 .0 9 k3 0 .1 7 0 .0 2VVR n I m I? ?? ? ? ?? ? ? ? RL 的最小允許值為 C C O LL ( m i n ) O L ( m a x ) I L 5 0 . 4 k = 0 . 6 8 k8 3 0 . 4VVR I m I? ?? ? ? ??? ? ? 故 RL 的取值范圍應為 L0 . 6 8 k 4 . 0 9kR? ? ? ?。前級輸出門均為 74LS 系列 OC 門，電源 VCC=5V，輸出高電平 VOH≥ ，輸出低電平 VOL≤ 。 答案： RL 的最大允許值為 CC O HL ( m a x ) O H I H 5 3 .2 k = 6 k2 0 .1 5 0 .0 2VVR n I m I? ?? ? ? ?? ? ? ? RL 的最小允許值為 C C O LL ( m i n ) O L ( m a x ) I L 5 0 . 4 k = 0 . 7 7 k8 5 0 . 4VVR I m I? ?? ? ? ??? ? ? 10 故 RL 的取值范圍應為 L0 .7 7 k 6kR? ? ? ?。 （ 1）簡述數據傳輸原理。 （ 2）若門 G1 發(fā)送數據，各三態(tài)門的使能端子應置于 EN1=1， EN2=EN3=0。 2. 組合邏輯電路在邏輯功能上的共同特點是 任意時刻的輸出僅僅取決于該時刻的輸入， 與電路原來的狀態(tài)無關 。 4. 組合邏輯電路通常采用的設計方法分為 進行邏輯抽象 、 寫出邏輯函數式 、 選定器件類型 、 將邏輯函數化簡或變換成適當的形式 和 由化簡或變換后的邏輯函數式，畫出邏輯電路圖 五個 步驟。 6. 編碼器的邏輯功能是 將輸入的每一個高、低電平信號編成一個對應的二進制代碼 。 8. 用具有 n 位地址輸入的數據選擇器，可以產生任何形式輸入變量數不大于 n+1 的組合邏輯函數。 冒險是指 由于競爭而在電路輸出端可能產生尖峰脈沖 的現(xiàn)象。在保證邏輯功能不變的情況下，此電路可否用非門和與非門構成，試畫出電路圖。 即當輸入 A、 B、 C 中有偶數個 1 時，輸出 Y 等于 1。 若用非門和與非門構成電路，則邏輯表 達式應變換成與非式。如果相同，它們實現(xiàn)的是何邏輯功能。電路實現(xiàn)的是異或邏輯功能。 答案： 根據邏輯電路圖寫出邏輯表達式： ( ( ) ) ( )Y A C B A C B A B C A B C? ? ? ? ? ? ?? ? ? ? ? ? 列出真值表： 由真值表可見這是一個同或門電路。而當輸入 A、 B、 C 不同時，輸出 Y 等于 0。 14 六、用兩片 74HC138 接成 4 線 16 線譯碼器。各輸出為 1 時，分別表示什么含義？ 答案： 根據邏輯電路圖寫出邏輯表達式： 12 1 33( ) ( )( ) ( )( ) ( )Y A A B A A B A BY Y Y A B A B A B A BY B A B B A B A B? ? ? ?? ? ? ???? ? ? ? ? ?? ? ? ? ? ??? ? ? ? ?? ? ? ?? 此電路的邏輯功能為 1 位數值比較器。 15 八、用四選一數據選擇器實現(xiàn)三變量函數。用 8 選 1 數據選擇器 74HC151 實現(xiàn)函數 Y2。 Y A C D A B C D B C B C D? ? ? ?? ? ? ? 答案： 3 6 7 9 1 3 1 4 1 53 6 7 9 1 3 1 4 1 5 = ( )Y A C D A B C D B C B C D m m m m m m mm m m m m m m? ? ? ?? ? ? ? ? ? ? ? ? ? ?? ? ? ? ? ? ? ?? ? ? ? ? ? 令 A3=A A2=B A1=C A0=D 則 0 1 5 0 1 5~ ~Y Y m m? ? ? ?? 17 十一、某工廠有三個車間和一個自備電站，站內有兩臺發(fā)電機 X 和 Y。如果一個車間開工，只起動 X 即可；如果兩個 車間同時開工，只起動 Y 即可；如果三個車間同時開工，則 X 和 Y 都要起動。 （ 1）用全加器實現(xiàn)。 （ 3）用門電路實現(xiàn)，門電路種類不限。 根據題意可列真值表： 由真值表寫出邏輯表達式： X E F G E F G E F G E F G? ? ? ? ? ?? ? ? ? Y E F G E F G E F G E F G???? ? ? ? （ 1）用全加器實現(xiàn) 令 CI=E A=F B=G 則 S=X CO=Y 18 （ 2）用譯碼器實現(xiàn)。 ( ) ( ) ( ) ( ) X E F G E F G E F G E F GG E F E F G E F E FG E F G E FE F G? ? ? ? ? ?? ? ? ?? ? ? ? ?? ? ? ???? ? ? ?? ? ? ( ) ( ) ( )Y E F G E F G E F G E F GG E F E F E F G GG E F E F???? ? ? ?? ? ?? ? ? ?? ? ? 19 習題答案 第五章 觸發(fā)器 1. 觸發(fā)器是 能夠記憶一位二值信號的基本邏輯單元 。 觸發(fā)器按其邏輯功能可分為 RS 觸發(fā)器、 D 觸發(fā)器、 JK 觸發(fā)器、 T 觸發(fā)器等四種類型。 3. 觸發(fā)器有 兩 個穩(wěn)定狀態(tài)，通常用 Q 端的輸出狀態(tài)來表示觸發(fā)器的狀態(tài)。 （ A）置位 （ B）復位 （ C）不變 5. 與非門構成的 SR 鎖存器的輸入為 0 0 ?? R S 、 ，當兩輸入的 0 狀態(tài)同時消失時，觸發(fā)器的輸出狀態(tài)為（ D） （ A） 1 0 ?? 、 （ B） 0 1 ?? 、 （ C） 1 1 ?? 、 （ D）狀態(tài)不確定 6. 觸發(fā)器引入時鐘脈沖的目的是（ B ） （ A）改變輸出狀態(tài) （ B）改變輸出狀態(tài)的時刻受時鐘脈沖的控制 （ C）保持輸出狀態(tài)的穩(wěn)定性 7. 與非門構成的 SR 鎖存器的約束條件是（ B） （ A） 0??RS （ B） 1??RS （ C） 0??RS （ D） 1??RS 8. “空翻”是指（ A） （ A）在時鐘信號作用時，觸發(fā)器的輸出狀態(tài)隨輸入信號的變化發(fā)生多次翻轉 （ B）觸發(fā)器的輸出狀態(tài)取決于輸入信號 （ C）觸發(fā)器的輸出狀態(tài)取決于時鐘信號和輸入信號 （ D）總是使輸出改變狀態(tài) 9. JK 觸發(fā)器處 于翻轉時，輸入信號的條件是（ D） (A)J=0 , K=0 (B)J=0 , K=1 (C) J=1 , K=0 (D)J=1 , K=1 10. J=K=1 時， JK 觸發(fā)器的時鐘輸入頻率為 120Hz， Q 輸出為（ C ） （ A）保持為高電平 （ B）保持為低電平 （ C）頻率為 60Hz 的方波 （ D）頻率為 240Hz 的方波 11. JK 觸發(fā)器在 CP 的作用下，要使 ?* ，則輸入信號為（ A） （ A） J=K=0 （ B） J=1 , K=0 （ C） J=K=Q （ D） J=0 , K=1 12. 下列觸發(fā)器中，沒有約束條件的是（ B） （ A） SR 鎖存器 （ B） 主從 JK 觸發(fā)器 （ C） 鐘控 RS 觸發(fā)器 13. 某 JK 觸發(fā)器工作時，輸出狀態(tài)始終保持為 1，則可能的原因有（ ACD ） （ A） 無時鐘脈沖輸入 （ B） J=K=1 （ C） J=K=0 （ D） J=1 , K=0 14. 歸納基本 RS 觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器觸發(fā)翻轉的特點。 （ 2）同步 RS 觸發(fā)器的動作特點是在 CP=1 的全部時間內， S 和 R 的變化都將引起觸發(fā)器狀態(tài)的相應改變。第二步，在 CP 的下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉。 （ 4）邊沿觸發(fā)器翻轉特點是觸發(fā)器的狀態(tài)僅取決于 CP 信號的上升沿或下降沿到達時輸入端的邏輯狀態(tài)，而在這之前 或以后，輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。 答案： 16. 畫出圖中由或非門組成的 SR 鎖存器輸出端 、 的電壓波形，其中輸出入端 S， R 的電 壓波形如圖中所示。 答案： 21 18. 在下圖電路中 ，若 CP、 S、 R 的 電壓 波形如圖中所示，試畫出 Q 的波形，假定觸發(fā)器的 初始狀態(tài)為 Q=0。設觸發(fā)器的初始狀態(tài)為 Q=0。設觸發(fā)器的初始狀態(tài)為 Q = 0。 答案： 22. 已知上升沿 觸發(fā)的 D 觸發(fā)器輸入端的波形如圖所示，畫出輸出端 Q 的波形。設初始狀態(tài)為 Q=0。 23 答案： 24. 如圖所示為邊沿 D 觸發(fā)器構成的電路圖，設觸發(fā)器的初始狀態(tài) Q1Q0=00， 確定 Q0 及 Q1 在時鐘脈 沖作用下的波形。 24 習題答案 第六章 時序邏輯電路 1. 時序邏輯電路是指 任一時刻得輸出信號不僅取決于當時得輸入信號，而且還取決于電路原來得狀態(tài) 。 2. 按照存儲電路中觸發(fā)器動作特點的不同，時序邏輯 電路可分為 同步 時序邏輯電路和 異步 時序邏輯電路，而按照輸出信號特點的不同，又可將時序邏輯電路劃分為 米利 型 和 穆爾 型兩種 。 A. 不能確定 B. 10 個 C. 8 個 D. 6 個 4. 某時序邏輯電路的波形如圖所示，由此判定該電路是（ B ）。 6. 由 D 觸發(fā)器組成的四位數碼寄存器，清零后，輸出端 Q3Q2Q1Q0=_0000_ ，若輸入端 D3D2D1D0=1001，當 CP 有效沿出現(xiàn)時，輸出端 Q3Q2Q1Q0=_1001_ 。 解：屬同步時序電路，時鐘方程省去。 8 . 寫出下圖電路的驅動方程、特性方程和輸出方程。 解：該電路為異步時序邏輯電路。 1 0 . 輸 入信號波形如圖所示， 試畫出電路對應的輸出 Q Q1 的波形圖 。 28 解：屬同步時序電路，時鐘方程省去。 1 2 . 已知計數器的輸出端 Q Q Q 0 的輸出波形如圖所示，試畫出對應的狀態(tài)圖，并分析 該計數器為幾進制計數器。 13. 分析圖示時序電路的邏輯功能，假設電路初態(tài)為 000，如果在 CP 的前六個脈沖內， D端依次輸入數據為 1， 0， 1， 0， 0， 1，則電路輸出在此六個脈沖內是如何變化的？ 解：屬同步時序電路，時鐘方程省去。 14. 分析圖示計數器電路，說明這是多少進制的計數器，并畫出對應的狀態(tài)轉換圖。 這是一個七進制進制的計數器。 31 16. 試用兩片 4 位二進制加法計數器 74161 采用并行進位方式構成 8 位二進制同步加法計數器。 17. 試用 74161 構成九進制計數器。 19. 試用集成計數器 74191 和與非門組成余