pcb布局布線技巧及原則-在線瀏覽
2024-08-05 22:27本頁(yè)面
【正文】 引到輸入阻抗相當(dāng)高的輸入端，反射問(wèn)題就很嚴(yán)重，它會(huì)引起信號(hào)畸變，增加系統(tǒng)噪聲。信號(hào)在印制板上的延遲時(shí)間與引線的特性阻抗有關(guān)，即與印制線路板材料的介電常數(shù)有關(guān)。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的Tr（標(biāo)準(zhǔn)延遲時(shí)間）為3 到18ns 之間。也就是說(shuō)，信號(hào)在印刷線路上的引線越短越好，最長(zhǎng)不宜超過(guò)25cm。當(dāng)信號(hào)的上升時(shí)間快于信號(hào)延遲時(shí)間，就要按照快電子學(xué)處理。用以下結(jié)論歸納印刷線路板設(shè)計(jì)的一個(gè)規(guī)則：信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱延遲時(shí)間。信號(hào)在AB 線上的延遲時(shí)間是Td。在C 點(diǎn)，由于AB 上信號(hào)的傳輸與反射，會(huì)感應(yīng)出一個(gè)寬度為信號(hào)在AB 線上的延遲時(shí)間的兩倍，即2Td的正脈沖信號(hào)。干擾信號(hào)的強(qiáng)度與C 點(diǎn)信號(hào)的di/at 有關(guān)，與線間距離有關(guān)。CMOS 工藝制造的微控制由輸入阻抗高，噪聲高，噪聲容限也很高，數(shù)字電路是迭加100~200mv 噪聲并不影響其工作。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號(hào)線的反面是大面積的地時(shí)，這種信號(hào)間的交*干擾就會(huì)變小。特性阻抗與信號(hào)線到地間的介質(zhì)的介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對(duì)數(shù)成正比?？捎镁植科帘蔚?，在有引結(jié)的一面引線左右兩側(cè)布以地線。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾。模擬電路中的模擬信號(hào)更經(jīng)受不住來(lái)自電源的干擾。電容的分布電感不可忽略，電感的分布電容不可忽略。 的電容。一個(gè)線路板上的接插件，有520nH 的分布電感。這些小的分布參數(shù)對(duì)于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計(jì)的；而對(duì)于高速系統(tǒng)必須予以特別注意。在布局上，要把模擬信號(hào)部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開(kāi)關(guān)等）這三部分合理地分開(kāi)，使相互間的信號(hào)耦合為最小?？朔姶鸥蓴_，最主要的手段就是接地。印刷線路板上，要有多個(gè)返回地線，這些都會(huì)聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。(7) 用好去耦電容。陶瓷片電容或多層陶瓷電容的高頻特性較好。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開(kāi)門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。1uf，10uf 電容，并行共振頻率在20MHz 以上，去除高頻率噪聲的效果要好一些。每10 片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。去耦電容值的選取并不嚴(yán)格，可按C=1/f 計(jì)算；即10MHz ，對(duì)微控制器構(gòu)成的系統(tǒng)，~ 之間都可以。(1) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。(3) 盡量為繼電器等提供某種形式的阻尼。(5) 時(shí)鐘產(chǎn)生器盡量*近到用該時(shí)鐘的器件。(6) 用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量短。對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射。(9) 閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。(11) 印制板按頻率和電流開(kāi)關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。(13) 時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I/O 線和接插件。(15) 對(duì)A/D 類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交*。(17) 元件引腳盡量短，去耦電容引腳盡量短。高速線要短要直。(20) 石英晶體
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1