【正文】 電流負(fù)載：負(fù)載電流從門電路流入外電路22. 扇入數(shù)：門電路允許的輸入端的個(gè)數(shù)。24. 傳輸延遲時(shí)間：表征門電路開(kāi)關(guān)速度的參數(shù)，它意味著門電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)時(shí)間。26. 空載導(dǎo)通功耗是指輸出為低電平時(shí)的功耗。28. 線與：將兩個(gè)門的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能。除了可以實(shí)現(xiàn)多門的線與邏輯關(guān)系外，還可用于直接驅(qū)動(dòng)較大電流的負(fù)載。30. TTL與非門電路的主要特點(diǎn)：電路的輸入端采用了多發(fā)射極的BJT。32. 肖特基勢(shì)壘二極管SBD采用鉗位的方法來(lái)達(dá)到抗飽和的效果： 為了限制BJT的飽和深度，在BJT的基極和集電極并聯(lián)上一個(gè)導(dǎo)通閾值電壓較低的肖特基二極管，當(dāng)BJT集電結(jié)的正向偏壓剛要達(dá)到SBD的導(dǎo)通閾值電壓時(shí)，這個(gè)二極管先導(dǎo)通，如果流向基極的電流增大，企圖使集電結(jié)正向偏壓加大時(shí)，則一部分電流就會(huì)通過(guò)肖特基二極管直接流向集電極，而不會(huì)使BJT基極電流過(guò)大，因此，肖特基二極管起了抵抗BJT過(guò)飽和的作用。 二是基本電路中的所有電阻值都減半。34肖特基TTL（STTL）對(duì)基本TTL改進(jìn)還有：（1）二極管D被T4和T5所組成的復(fù)合管構(gòu)成，減少了電路對(duì)負(fù)載電容的充電時(shí)間。（3）增加有源下拉電路，提高了開(kāi)關(guān)速度。： （1）BJT工作在放大和截止區(qū)，避免因工作在飽和狀態(tài)而產(chǎn)生存儲(chǔ)電荷的問(wèn)題 （2）負(fù)載電阻小，時(shí)間常數(shù)就小，有利于提高開(kāi)關(guān)速度。 所謂雙極型和單極型主要指的是組成集成電路的晶體管的極性而言的。由于電路中載流子有電子和空穴兩種極性，因此取名為雙極型集成電路，就是人們平時(shí)說(shuō)的TTL集成電路。因場(chǎng)效應(yīng)晶體管只有多數(shù)載流子參加導(dǎo)電，故稱場(chǎng)效應(yīng)晶體管為單極晶體管，由這種單極晶體管組成的集成電路就得名為單極型集成電路，就是平時(shí)說(shuō)的MOS集成電路。雙極型數(shù)字集成電路是利用電子和空穴兩種不同極性的載流子進(jìn)行電傳導(dǎo)的器件。 CMOS電路 MOS電路又稱場(chǎng)效應(yīng)集成電路，屬于單極型數(shù)字集成電路。 它的主要優(yōu)點(diǎn)是輸入阻抗高、功耗低、抗干擾能力強(qiáng)且適合大規(guī)模集成。 功耗低 邏輯擺幅大 輸入阻抗高 扇出能力強(qiáng) 可控性好41. BiCMOS（Bipolar CMOS）是CMOS和雙極器件同時(shí)集成在同一塊芯片上的技術(shù)，其基本思想是以CMOS器件為主要單元電路，而在要求驅(qū)動(dòng)大電容負(fù)載之處加入雙極器件或電路。43. NMOS門電路是以或非門為基礎(chǔ)的原因：或非門的工作管都是并聯(lián)的，增加管子的個(gè)數(shù)，輸出低電平基本穩(wěn)定，在整個(gè)電路設(shè)計(jì)中較為方便。44. 采用接口電路要考慮三個(gè)條件：驅(qū)動(dòng)器件必須能對(duì)負(fù)載器件提供灌電流最大值；驅(qū)動(dòng)器件必須對(duì)負(fù)載器件能提供足夠大的拉電流；驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高低電壓值。47. 抗干擾措施：（1） 多余輸入端的處理措施：一般不讓多余的輸入端懸空，以防止干擾信號(hào)的引入。48. 邏輯非門（反相器）電路的主要技術(shù)參數(shù)為：扇出數(shù)、噪聲容限、傳輸延遲時(shí)間、功耗、功耗延遲時(shí)間積。2. 組合邏輯電路的特點(diǎn)：（1） 輸入輸出之間沒(méi)有反饋延遲通路；（2） 電路中不含記憶單元；（3） 由邏輯門構(gòu)成；（4） 輸出與電路原來(lái)狀態(tài)無(wú)關(guān)。4. 對(duì)偶規(guī)則： 若兩個(gè)邏輯表達(dá)式和相等，則它們的對(duì)偶式和也必定相等，這就是對(duì)偶規(guī)則。”（注意，邏輯函數(shù)表達(dá)式中不致混淆的地方，“”；所有的常量0換成常量1，常量1換成常量0，而其中的變量與原表達(dá)式中運(yùn)算的優(yōu)先順序保持不變，這樣變換后得到一個(gè)新的表達(dá)式稱為原表達(dá)式的對(duì)偶式，又稱布爾代數(shù)：邏輯代數(shù)是按一定的邏輯規(guī)律進(jìn)行運(yùn)算的代數(shù)，雖然它和普通代數(shù)一樣也是用字母表示變量，但邏輯代數(shù)中的變量（邏輯代數(shù)）只有兩個(gè)值，即0和1，沒(méi)有中間值，且0和1并不表示數(shù)量的大小，而是表示對(duì)立的邏輯狀態(tài)。：在一個(gè)有n個(gè)變量的邏輯函數(shù)中，包括全部n個(gè)變量的乘積項(xiàng)（每個(gè)變量必須而且只能以原變量或反變量的形式出現(xiàn)一次）稱為最小項(xiàng) （1）在輸入變量的任何取值下必有一個(gè)最小項(xiàng)，而且僅有一個(gè)最小項(xiàng)的值為１，其他最小項(xiàng)值為0。（４）對(duì)變量的任一組取值，全體最小值之和為１。無(wú)關(guān)項(xiàng)的意義在于，它的值可以取0或1，具體取什么值，可以根據(jù)使函數(shù)盡量得到化簡(jiǎn)而定。10. 在數(shù)字邏輯電路設(shè)計(jì)中使用卡諾圖的原因：卡諾圖的構(gòu)造特點(diǎn)使卡諾圖具有一個(gè)重要性質(zhì)：可以從圖形上直觀地找出相鄰最小項(xiàng)。 11. 半加器：可用于實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的相加。13. 競(jìng)爭(zhēng)：信號(hào)經(jīng)過(guò)不同路徑在不同的時(shí)刻到達(dá)的現(xiàn)象；由此產(chǎn)生的干擾脈沖的現(xiàn)象叫做冒險(xiǎn)。3. 編碼器：具有編碼功能的邏輯電路。5. 優(yōu)先編碼器：識(shí)別請(qǐng)求信號(hào)的優(yōu)先級(jí)別并進(jìn)行編碼的邏輯部件。7. 譯碼器：具有譯碼功能的邏輯電路。9. 代碼變換器：將一種代碼轉(zhuǎn)換成另一種代碼。作用相當(dāng)于多個(gè)輸出的單刀多擲開(kāi)關(guān)。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。12. 數(shù)值比較器：對(duì)兩數(shù)進(jìn)行比較，以判斷其大小的邏輯電路。14. 全加器：能進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)。16. 超前進(jìn)位加法邏輯：使每位的進(jìn)位只由加數(shù)和被加數(shù)決定，而與低位的進(jìn)位無(wú)關(guān)。第五章1. 構(gòu)成時(shí)序邏輯電路的基本單元是觸發(fā)器。3. 分析觸發(fā)器的方法：功能表、特性方程、狀態(tài)圖4. 觸發(fā)器的電路結(jié)構(gòu)分為基本RS觸發(fā)器、同步RS觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器、維持阻塞觸發(fā)器。7. 消除機(jī)械開(kāi)關(guān)震動(dòng)引起的脈沖：運(yùn)用基本RS觸發(fā)器；利用基本RS觸發(fā)器的記憶作用可以消除開(kāi)關(guān)震動(dòng)所產(chǎn)生的影響。9. 現(xiàn)態(tài)：現(xiàn)在的狀態(tài)，CP作用之前的觸發(fā)器狀態(tài)。11. 主從觸發(fā)器：有兩級(jí)觸發(fā)器構(gòu)成，其中一級(jí)接收輸入信號(hào)，其狀態(tài)直接由輸入信號(hào)決定，稱為主觸發(fā)器，還有一級(jí)的輸入與主觸發(fā)器的輸出連接，其狀態(tài)由主觸發(fā)器的狀態(tài)決定，稱為從觸發(fā)器12. 主從RS觸發(fā)器特點(diǎn)：（1） 有兩個(gè)同步RS觸發(fā)器即主觸發(fā)器和從觸發(fā)器組成，他們受互補(bǔ)時(shí)鐘信號(hào)控制（2） 只在時(shí)鐘脈沖的負(fù)跳沿（CP由1變0時(shí)刻，CP的下降沿）（3） 對(duì)于負(fù)跳沿觸發(fā)的觸發(fā)器，輸入信號(hào)必須在CP正跳沿前加入，為主觸發(fā)器發(fā)生翻轉(zhuǎn)做好準(zhǔn)備，而CP正跳沿后的高電平要有一定的延遲時(shí)間，以確保主觸發(fā)器達(dá)到新的穩(wěn)定狀態(tài)；CP的負(fù)跳沿使從觸發(fā)器發(fā)生翻轉(zhuǎn)時(shí)后，CP的低電平也必須有一定的延遲時(shí)間，以確保從觸發(fā)器達(dá)到新的穩(wěn)定狀態(tài)。14. 與主從觸發(fā)器相比，同類工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。在CP＝l 及CP＝0 期間以及CP非約定跳變到來(lái)時(shí)，觸發(fā)器不接收數(shù)據(jù)。鑒于它接收信息的條件是E 出現(xiàn)約定的邏輯電平．故稱它為電位觸發(fā)方式觸發(fā)器，簡(jiǎn)稱電位觸發(fā)器。只要 Z 為約定電平，數(shù)據(jù)來(lái)到后就可立即被接收，它不需像邊沿觸發(fā)器那樣保持到約定控制信號(hào)跳變來(lái)到才被接收 18. 在邊沿觸發(fā)器中只有在時(shí)鐘脈沖的上升沿或下降沿時(shí)刻，輸入信號(hào)才能接收。此外狀態(tài)轉(zhuǎn)換圖還指明了作為特定事件的結(jié)果系統(tǒng)將做那些動(dòng)作（例如，處理數(shù)據(jù)）。20. 直接預(yù)置和直接清零：預(yù)置和清零與CP無(wú)關(guān)。觸發(fā)器的這種狀態(tài)稱為計(jì)數(shù)狀態(tài)。22. JK觸發(fā)器：J=K=0時(shí)，輸出不變；J=K=1時(shí)，每輸入一個(gè)脈沖，輸出就改變一次；其他時(shí)候，輸出與J相同?！?4. 按觸發(fā)方式不同分為：電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器?！　?6. 按構(gòu)成觸發(fā)器的基本器件不同分為：雙極型觸發(fā)器和MOS型觸發(fā)器。32. 保持時(shí)間（hold time）是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間， 如果保持時(shí)間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。2. 時(shí)序邏輯和組合邏輯的不同：（1） 從邏輯功能來(lái)看，即定義的不同（2） 從結(jié)構(gòu)上來(lái)看，組合邏輯電路僅由若干邏輯門組成，沒(méi)有存儲(chǔ)電路，因而無(wú)記憶能力；而時(shí)序邏輯電路除包含組合電路外，還有