【正文】 律及相應(yīng)輸入、輸出取值關(guān)系的圖形。10. 同步時序邏輯電路的速度高于異步時序電路，但電路結(jié)構(gòu)一般較后者復(fù)雜。7. 時序邏輯電路可分為：同步時序電路和異步時序電路8. 同步時序邏輯電路：在同步時序邏輯電路中，存儲電路內(nèi)所有觸發(fā)器的時鐘輸入端都接于同一個時鐘脈沖源，因而，所有觸發(fā)器的狀態(tài)（即時序邏輯電路的狀態(tài)）的變化都與所加的時鐘脈沖信號同步。4. Mealy型電路：輸出信號不僅與存儲電路的輸出狀態(tài)有關(guān)，而且還與時序電路的輸入信號有關(guān)5. Moore型電路：輸出信號僅與存儲電路的輸出電路有關(guān)。第六章1. 時序邏輯電路：任一刻的輸出信號不僅與當(dāng)時的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。27. 觸發(fā)器維持時間：為了工作可靠，時鐘信號的狀態(tài)必須保持一段時間，直到輸出端電平穩(wěn)定，這段時間稱為維持時間28. tCPHL：從時鐘脈沖觸發(fā)沿開始到一個輸出端由0變1所需的延遲時間29. tCPHL：從時鐘脈沖觸發(fā)沿開始到輸出端由1變0的延遲時間30. 最小工作周期=tCPHL+tCPHL31. 建立時間（setup time）是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器?！　　　?5. 按存儲數(shù)據(jù)原理不同分為：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。23按邏輯功能不同分為：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。由觸發(fā)器翻轉(zhuǎn)次數(shù)可以計算出輸入時鐘脈沖的個數(shù)。21. JK觸發(fā)器與RS觸發(fā)器的不同之處是，它沒有約束條件，在J=K=1時，每輸入一個時鐘脈沖后，觸發(fā)器翻轉(zhuǎn)一次。因此狀態(tài)轉(zhuǎn)換圖提供了行為建模機制。19. 轉(zhuǎn)臺轉(zhuǎn)換圖：通過描繪系統(tǒng)的狀態(tài)及引起系統(tǒng)狀態(tài)轉(zhuǎn)換的事件，來表示系統(tǒng)的行為。 17. 至于電位觸發(fā)器。 16. 電平觸發(fā)器或電位觸發(fā)器：當(dāng)觸發(fā)器的向步控制信號正為約定“1”或“0”電平時，觸發(fā)器接收輸入數(shù)據(jù)，此時輸入數(shù)據(jù)D 的任何變化都會在輸出Q 端得到反映；當(dāng)E 為非約定電平時，觸發(fā)器狀態(tài)保持不變。15. 邊沿觸發(fā)器：觸發(fā)器接收的是時鐘脈沖CP 的某一約定跳變(正跳變或負(fù)跳變)來到時的輸入數(shù)據(jù)。13. 脈沖工作特性：主從觸發(fā)器對輸入信號和時鐘脈沖的要求。10. 次態(tài)：下一個狀態(tài)，CP作用之后的觸發(fā)其狀態(tài)。8. 同步RS觸發(fā)器的約束條件：SR=0因為S=1，R=1時，狀態(tài)不定。5. 與非門構(gòu)成的基本RS觸發(fā)器的功能表RSQ10101011不變00不定R為置0端，S為置1端，與非門構(gòu)成的基本RS觸發(fā)器，R、S低電平有效6. 或非門構(gòu)成的基本RS觸發(fā)器中，R、S高電平有效。2. 觸發(fā)器：能夠存儲一位二進制碼的邏輯電路，它有兩個互補輸出端，其輸出狀態(tài)不僅與輸入有關(guān)，而且還與原先的輸出狀態(tài)有關(guān)。17. 補碼=反碼+118. 反碼=（2n—1）—原碼19. 簡要說明由加補碼完成減法運算的原理。15. 串行進位：任一位的加法運算必須在低一位的運算完成后才能進行。13. 半加器：只考慮兩個加數(shù)本身，而沒有考慮低位來的進位，完成這種加法功能的邏輯電路。作用相當(dāng)于多個輸入的單刀多擲開關(guān)。11. 數(shù)據(jù)選擇器：經(jīng)過選擇，把多個通路的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上取。10. 數(shù)據(jù)分配器：將一個數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要送到多個不同的通道上去，實現(xiàn)數(shù)據(jù)分配功能的邏輯電路。8. 唯一地址譯碼：將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效信號；常用于計算機中對存儲器單元地址的譯碼，即將每一個地址代碼轉(zhuǎn)換成一個有效信號，從而選中對應(yīng)的單元。6. 譯碼：編碼的逆過程，將具有特定含義的二進制碼進行辨別，并轉(zhuǎn)換成控制信號。4. 優(yōu)先編碼：允許同時在幾個輸入端有輸入信號，編碼器按輸入信號排定的優(yōu)先順序，只對同時輸入的幾個信號中優(yōu)先權(quán)最高的一個進行編碼。14. 消去競爭冒險的方法：發(fā)現(xiàn)并消去互補變量；增加乘積項；輸出端并聯(lián)電容器15. 分析組合邏輯電路的目的是確定已知電路的邏輯功能，其大致步驟是：寫出各輸出端的邏輯表達式→化簡和變換邏輯表達式→列出真值表→確定功能16. 應(yīng)用邏輯門電路設(shè)計組合邏輯電路的步驟是：列出真值表→寫出邏輯表達式（或填寫卡諾圖）→邏輯化簡和變換→畫出邏輯圖第4章 ：編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器、奇偶校驗/產(chǎn)生器、加法器、算術(shù)/邏輯運算單元2. 編碼：把二進制碼按一定的規(guī)律編排，是每組代碼具有一特定的含義（代表某個數(shù)或控制信號）。12. 競爭冒險：由于從輸入到輸出的過程中，不同通路上門的級數(shù)不同，或者門電路平均延遲時間的差異，使信號從輸入經(jīng)不同通路傳輸?shù)捷敵黾壍臅r間不同，從而導(dǎo)致邏輯電路產(chǎn)生錯誤輸出。兩個相鄰最小項可以合并為一個與項并消去一個變量。9. 卡諾圖：一個邏輯函數(shù)的卡諾圖就是將此函數(shù)的最小項表達式的各最小項相應(yīng)的填入一個特定的方格圖內(nèi)，此方格圖成為卡諾圖。：在真值表內(nèi)對應(yīng)于變量的某些取值下，函數(shù)的值可以是任意的，或者這些變量的取值根本不會出現(xiàn)，這些變量取值所對應(yīng)的最小項成為無關(guān)項或任意項。（2）不同的最小項，使它的值為1的那一組變量取值也不同（3）對變量的任一組取值，任意兩個最小項的乘積為０。、邏輯表達式、卡諾圖和邏輯圖四種方式表達。”常被省略）的地方換以“＋”；所有出現(xiàn)“＋”的地方換以“對偶式是這樣定義的：對于任意一個邏輯函數(shù)表達式Y(jié)，若將其表達式中所有出現(xiàn)“3. 反演規(guī)則：對于任意一個函數(shù)表達式Y(jié)，如果把Y中所有的“與”換成“或”，“或”換成“與”；“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量，即得到一個新的函數(shù)表達式Y(jié)非，稱Y非為原函數(shù)Y的反函數(shù)。第三章1. 組合邏輯電路：在任何時刻，輸出狀態(tài)只決定于同一時刻各輸入狀態(tài)的組合，而與先前狀態(tài)無關(guān)的邏輯電路。（2） 去耦合濾波器：濾除較大的脈沖電流或尖峰電流，（3） 接地和安裝工藝：正確的接地技術(shù)可以降低電路噪聲；良好的安裝工藝可以減少接線電容而導(dǎo)致寄生反饋有可能引起寄生振蕩。45. CMOS驅(qū)動TTL時，只要兩者的電壓參數(shù)兼容，不需要另加接口電路，僅按電流大小計算出扇出數(shù)即可46. TTL驅(qū)動CMOS時，由于TTL門電路與CMOS門電路的工作電源電壓不同，高低電平標(biāo)準(zhǔn)也不同，對接時要做一定轉(zhuǎn)換，所以需要接口電路 。主要用于大規(guī)模集成電路，而TTL和CMOS 電路作成小規(guī)模的單個芯片。42. BiCMOS電路既具有CMOS電路高集成度、低功耗的優(yōu)點，又獲得了雙極電路高速、強電流驅(qū)動能力的優(yōu)勢。 接口方便40. CMOS與TTL相比較，它的功耗低，扇出系數(shù)大（指帶同類門負(fù)載），噪聲容限大，開關(guān)速度與TTL接近。 抗輻射能力強 溫度穩(wěn)定性能好 抗干擾能力強 工作電壓范圍寬CMOS集成電路的性能及特點單極型數(shù)字集成電路中只利用一種極性的載流子（電子或空穴）進行電傳導(dǎo)。 它具有速度高（開關(guān)速度快）、驅(qū)動能力強等優(yōu)點，但其功耗較大，集成度相對較低。38. TTL—TransistorTransistor Logic 三極管－三極管邏輯MOS—MetalOxide Semiconductor 金屬氧化物半導(dǎo)體晶體管CMOS—Complementary MetalOxide Semiconductor互補型金屬氧化物半導(dǎo)體晶體管 39. TTL電路 TTL電路以雙極型晶體管為開關(guān)元件，所以又稱雙極型集成電路?！　? 單極型集成電路是由MOS場效應(yīng)晶體管組成的。雙極型集成電路是由NPN或PNP型晶體管組成。 ECL的優(yōu)點：開關(guān)速度高；邏輯功能強；負(fù)載能力強 缺點：功耗大；抗干擾能力強；制造工藝要求高37. 在集成電路