【正文】 15475511196270O串口AD請(qǐng)求發(fā)送（低有效）或產(chǎn)生應(yīng)答輸出。參看Figure12。CTSACTSBCTSCCTSD112233521633471125455941844588225973I串口AD清除發(fā)送（低有效）或者產(chǎn)生應(yīng)答輸入。參看Figure12。DTRADTRBDTRCDTRD31534461224465851745579216072O串口AD數(shù)據(jù)終端準(zhǔn)備好（低有效）或者產(chǎn)生應(yīng)答輸出。DSRADSRBDSRCDSRD11732481026446031943597235874I串口AD數(shù)據(jù)準(zhǔn)備好（低有效）或產(chǎn)生應(yīng)答輸入。該輸入對(duì)串口沒(méi)影響。不使用時(shí)連接到VCC。RIARIBRICRID6319305082842627824386498334884I串口AD響鈴指示（低有效）或產(chǎn)生應(yīng)答輸入。該引腳對(duì)串口無(wú)影響。當(dāng)16/68引腳為高電平時(shí)，16或Intel模式，器件操作在Intel總線類(lèi)型接口。在64引腳的封裝中，Motorola總線接口不可用。該輸入僅在上電或復(fù)位期間被采樣。在復(fù)位或初始化后，MCR[7]對(duì)該引腳狀態(tài)起決定作用。CHCCLK42I該輸入為通道C提供時(shí)鐘。該輸入可能也可以用作MIDI（音樂(lè)工業(yè)數(shù)字接口）應(yīng)用，當(dāng)一個(gè)外部MIDI時(shí)鐘被提供時(shí)。RESET2027373343I當(dāng)16/68為高電平時(shí)為Intel總線接口，該輸入成為復(fù)位引腳（高有效）。串口發(fā)送器輸出保持高電平，接收器輸入將忽略。當(dāng)16/68引腳為低電平時(shí)為Motorola總線接口，該輸入成為Reset引腳（低有效）。Motorola總線接口在64引腳封裝上不可用。每個(gè)UART都是獨(dú)立的控制，擁有自己的寄存器配置。除此之外，每個(gè)UART通道擁有64字節(jié)發(fā)送和接收FIFOS，自動(dòng)RTS/CTS硬件流控制，自動(dòng)Xon/Xoff和指定字符軟件流控制，紅外編碼和解碼(IrDA ver ),，指定預(yù)分頻為1或4的可編程小數(shù)波特率發(fā)生器，速率達(dá)16Mbps。Enhanced FIFO（增強(qiáng)型FIFO）M654提供一種解決方案，支持64字節(jié)發(fā)送和接收FIFO內(nèi)存，取代ST16C554的16字節(jié)的FIFO，或者1字節(jié)的ST16C456。通過(guò)比較大的發(fā)送和接收FIFOs， FIFO觸發(fā)點(diǎn)控制和自動(dòng)流控制原理，增加的性能可以在M654中實(shí)現(xiàn)。例如，帶有16字節(jié)FIFO的ST16C554，（該例子使用一個(gè)11位長(zhǎng)度的字符，包括起始位和停止位，）。增加的服務(wù)間隔給外部CPU額外的時(shí)間處理其他應(yīng)用，減少全部UART中斷服務(wù)時(shí)間。上述組合極大的降低了CPU帶寬，增加性能并降低電源消耗。引腳XTAL1和XTAL2上可以達(dá)到24MHz石英晶振或在XTAL1引腳上，外部時(shí)鐘源達(dá)64MHz下操作。Enhanced Features（增強(qiáng)功能）M654豐富的特征通過(guò)內(nèi)部寄存器進(jìn)行設(shè)置。MCR[5]提供方便的關(guān)閉(Xon)軟件流控制，使用任何輸入(RX)字符。向下兼容ST16C654，64引腳LQFP沒(méi)有INTSEL引腳。XR16M654提供時(shí)鐘預(yù)分頻器選擇引腳，允許系統(tǒng)/板級(jí)設(shè)計(jì)人員能在上電時(shí)預(yù)先設(shè)置好波特率。通過(guò)初始化MCR[7]，它能夠被覆蓋掉。這些功能包括CHCCLK時(shí)鐘輸入，F(xiàn)STAT寄存器和分離的紅外TX 輸出。對(duì)于每個(gè)UART通道(AD),一個(gè)獨(dú)立寄存器（FSTAT）被提供去監(jiān)聽(tīng)FIFO信號(hào)TXRDY和RXRDY實(shí)際時(shí)間狀態(tài)。對(duì)于紅外應(yīng)用，100引腳封裝也提供4個(gè)獨(dú)立IrDA（紅外數(shù)據(jù)聯(lián)合標(biāo)準(zhǔn)）TX輸出。 CPU Interface（CPU接口）CPU接口為8位寬，帶有3為地址線，控制信號(hào)區(qū)執(zhí)行數(shù)據(jù)總線讀寫(xiě)操作。在總線傳輸數(shù)據(jù)時(shí)沒(méi)有時(shí)鐘信號(hào)（晶振或外部時(shí)鐘）。對(duì)于主機(jī)操作，所有4個(gè)UART通道共享相同數(shù)據(jù)總線。 Device Reset（器件復(fù)位）復(fù)位輸入復(fù)位每個(gè)通道內(nèi)部寄存器和串行輸出口為默認(rèn)狀態(tài)（參見(jiàn)Figure17）。上電復(fù)位或外部復(fù)位，M654的UART同16C554和16C454軟件兼容。在Intel總線模式下（16/68引腳連接到VCC），片選邏輯0出現(xiàn)在CSA,CSB,CSC或者CSD，允許用戶選擇串口通道A,B,C,或者D進(jìn)行配置，從UART進(jìn)行發(fā)送數(shù)據(jù)或者獲取數(shù)據(jù)。圖例通道選擇功能如Table1所示。在該模式下，M654解碼兩種額外地址A3，A4去選擇4個(gè)串口中的一個(gè)。參見(jiàn)Tabe2。寄存器的配置和已經(jīng)可用的標(biāo)準(zhǔn)單器件16C550兼容。比16C550更具優(yōu)勢(shì)和能力，M654提供增強(qiáng)特征寄存器（EFR,Xon/Xoff1，Xon/Xoff2,FSTAT）,提供自動(dòng)RTS和CTS硬件流控制和Xon/Xoff軟件流控制。 INT Outputs for Channels AD（通道AD中斷輸出）中斷輸出根據(jù)操作模式和增強(qiáng)功能的設(shè)置而改變。同時(shí)也參見(jiàn)26頁(yè)Figure 21。DMA模式（傳統(tǒng)）在該文檔中并不移位著“直接內(nèi)存訪問(wèn)”而是涉及到數(shù)據(jù)塊發(fā)送操作。收發(fā)FIFO觸發(fā)點(diǎn)為用戶數(shù)據(jù)塊模式操作提供額外的靈活性。用戶可在DMA模式下(FCR[3]=1)，選擇性操作收發(fā)FIFO。當(dāng)DMA模式被使能（FCR[3]=1），在通過(guò)編程觸發(fā)點(diǎn)決定的塊序列中，用戶采用塊模式操作上載和下載FIFO更具有優(yōu)勢(shì)。CPU數(shù)據(jù)總線操作不需要時(shí)鐘。XTAL1為晶振或外部時(shí)鐘緩沖輸入端，XTAL2為輸出端。片上晶振被設(shè)計(jì)為使用工業(yè)標(biāo)準(zhǔn)微處理器晶振（共振，采用1022pf電容起振，20120ΩESR和100ppm頻率容限）連接在XTAL1和XTAL2之間?？蛇x擇性的，一個(gè)外部時(shí)鐘可以被連接到XTAL1引腳，驅(qū)動(dòng)內(nèi)部波特率發(fā)生器產(chǎn)生用戶自定義或標(biāo)準(zhǔn)波特率。 帶小數(shù)分頻因子的可編程波特率發(fā)生器每一個(gè)UART發(fā)送和接收，都擁有自己的帶有預(yù)分頻器的波特率發(fā)生器（BRG）。MCR寄存器MCR[7]設(shè)置預(yù)分頻器將內(nèi)部應(yīng)診或外部時(shí)鐘分頻為1或4。BRG通過(guò)可編程的分頻器進(jìn)一步分頻，（1/16）,去獲得16X或8X或4X串行數(shù)據(jù)采樣時(shí)鐘速率。BRG分頻器（DLL,DLM,DLD寄存器）在復(fù)位后，默認(rèn)值為1（DLL=0X01，DLM=0X00，DLD=0X00）。DLL和DLM寄存器提供分頻器的正數(shù)部分，DLD寄存器提供分頻器的小數(shù)部分?？删幊滩ㄌ芈拾l(fā)生器緊蹙起DLL,DLM,DLD提供選擇操作數(shù)據(jù)速率功能。如果預(yù)分頻被使用（MCR[7]=1），輸出波特率將會(huì)低于Table6中波特率的4倍。在4X采樣速率條件下，波特率達(dá)4倍。1/16）的跳動(dòng)，無(wú)論DLD是非零或者是一個(gè)奇數(shù)。在M654中可以被計(jì)算的最接近的分頻因子使用下列公式計(jì)算：上面的公式，請(qǐng)注意：TRUNC(N)=N的整數(shù)部分。不進(jìn)行四舍五入。例如：ROUND()=7，ROUND()=10，進(jìn)行了四舍五入。 發(fā)送器發(fā)送器單元有9位發(fā)送移位寄存器（TSR）和64字節(jié)FIFO，包括帶有一字節(jié)寬度的發(fā)送保持寄存器（THR）組成。每位時(shí)間為16/8/4個(gè)時(shí)鐘周期。FIFO和TSR狀態(tài)在線狀態(tài)寄存器中反映（LSR[5],LSR[6]）。主機(jī)寫(xiě)入發(fā)送數(shù)據(jù)字節(jié)到THR寄存器，轉(zhuǎn)換成包含起始位，數(shù)據(jù)位，奇偶校驗(yàn)問(wèn)和停止位的數(shù)據(jù)流。THR為輸入寄存器，當(dāng)FIFO操作被FCR[0]位使能時(shí)，THR發(fā)送數(shù)據(jù)到64字節(jié)FIFO。 非FIFO模式下的發(fā)送器操作主機(jī)每一加載一個(gè)字符到THR。當(dāng)使能IER[1]時(shí)，THR標(biāo)志能夠產(chǎn)生發(fā)送空中斷（ISR[1]）。 FIFO模式下的發(fā)送器操作主機(jī)可以使用達(dá)64字節(jié)的發(fā)送數(shù)據(jù)填充發(fā)送FIFO。當(dāng)FIFO空時(shí)，THR空標(biāo)志能夠產(chǎn)生發(fā)送空中斷（ISR[1]）。當(dāng)TSR/FIFO空時(shí)，TSR標(biāo)志（LSR[6]）被置位。RSR時(shí)序使用16X/8X/4X時(shí)鐘（DLD[5：4]）。在一個(gè)起始或假起始位的下降沿，內(nèi)部接收器計(jì)數(shù)器開(kāi)始以16X/8X/4X時(shí)鐘速率計(jì)數(shù)。此時(shí)，起始位被采樣，如果仍然保持為邏輯0，則起始位有效。其余的數(shù)據(jù)位和停止位以相同的方式唄采樣和驗(yàn)證，阻止錯(cuò)誤幀。從RHR中獲取接收到的數(shù)據(jù)，接收FIFO指針被跳轉(zhuǎn)，在RHR寄存器中，錯(cuò)誤標(biāo)志被立即更新反映數(shù)據(jù)字節(jié)狀態(tài)。此外，對(duì)于由LCR[1：0]定義的4個(gè)字長(zhǎng)加12位時(shí)間，產(chǎn)生一個(gè)接收數(shù)據(jù)準(zhǔn)備超時(shí)中斷，保證數(shù)據(jù)發(fā)送到主機(jī)。（RHR）只讀寄存器接收保持寄存器是一個(gè)8位寄存器，保持來(lái)自接收移位寄存器的一個(gè)接收數(shù)據(jù)字節(jié)。RHR寄存器是64字節(jié)接收FIFO的一部分，11位寬。當(dāng)FIFO由FCR[0]使能時(shí)，RHR寄存器包含有FIFO中接收到的第一個(gè)數(shù)據(jù)字符。 Auto RTS（Hardware）Flow Control Auto RTS Hysteresis CTS Flow Control Auto Xon/Xoff (Software) Flow Control Special Character Detect Infrared Mode Sleep Mode with Auto WakeUp Internal Loopback 內(nèi)部回環(huán)為了系統(tǒng)診斷目的，M654提供內(nèi)部回環(huán)能力。所有串口功能都正常操作。由發(fā)送移